老鸭窝黄色网_精品超碰_久草成人网站_黄色成人网址婷婷五月天_狼人综合干在线_欧美精品久久人妻无码

老鸭窝黄色网_精品超碰_久草成人网站_黄色成人网址婷婷五月天_狼人综合干在线_欧美精品久久人妻无码

老鸭窝黄色网_精品超碰_久草成人网站_黄色成人网址婷婷五月天_狼人综合干在线_欧美精品久久人妻无码

您好，欢迎访问苏州圣得斯电子科技有限公司网站
新闻资讯
NEWS AND INFORMATION
专业的方案解决 优质高效的服务
Professional solutions,High quality and efficient service
芯片设计流片、验证、成本那此事 我们聊聊芯片设计、流片、验证、制造、成本的那些事；流片对于芯片设计来说就是参加一次大考。 流片的重要性就在于能够检验芯片设计是否成功，是芯片制造的关键环节，也就是将设计好的方案交给芯片制造厂生产出样品。检测设计的芯片是否达到设计要求，或者是否需要进一步优化；如果能够生产出符合要求的芯片，那么就可以大规模生产了。 上图流程的输入是芯片立项设计，输出是做好的芯片晶圆。 一、晶圆术语 1.芯片（chip、die）、器件（device）、电路（circuit）、微芯片（microchip）或条码（bar）：所有这些名词指的是在晶圆表面占大部分面积的微芯片图形； 2.划片线（scribeline、sawline）或街区（street、avenue）：这些区域是在晶圆上用来分隔不同芯片之间的间隔区。划片线通常是空白的，但有些公司在间隔区内放置对准标记，或测试的结构； 3.工程实验片（engineering die）和测试芯片（testdie）：这些芯片与正式芯片或电路芯片不同。它包括特殊的器件和电路�？橛糜诰г采ひ盏牡缧圆馐�； 4.边缘芯片（edgedie）：在晶圆边上的一些掩膜残缺不全的芯片而产生的面积损耗。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘芯片所占的面积； 5.晶圆的晶面（wafercrystal plane）：图中的剖面标示了器件下面的晶格构造，此图中显示的器件边缘与晶格构造的方向是确定的； 6.晶圆定位边（waferflats）/凹槽（notche）：图示的晶圆由注定位边（majorflat）和副定位边（minorflat），表示这是一个P型<100>晶向的晶圆。300mm和450mm直径的晶圆都是用凹槽作为晶格导向的标识。这些定位边和凹槽在一些晶圆生产工艺中还辅助晶圆的套准。 二、芯片的流片方式（FullMask、MPW） FullMask和MPW都是集成电路的一种流片（将设计结果交出去进行生产制造）方式。FullMask是“全掩膜”的意思，即制造流程中的全部掩膜都为某个设计服务；而MPW全称为MultiProject Wafer，直译为多项目晶圆，即多个项目共享某个晶圆，也即同一次制造流程可以承担多个IC设计的制造任务。 1.FullMask，“全掩膜”，即制造流程中的全部掩膜都为某个设计服务；Full Mask的芯片，一片晶圆可以产出上千片DIE；然后封装成芯片，可以支撑大批量的客户需求。 2.MPW全名叫MultiProject Wafer，和电路设计PCB的拼板打样类似，叫多项目晶圆。多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型（Prototype）设计阶段的实验、测试已经足够。这种操作方式可以让流片费下降90%-95%，也就大幅降低了芯片研发的成本。 晶圆厂每年都会有固定的几次MPW机会，叫Shuttle（班车），到点即发车，是不是非常形象不同公司拼Wafer，得有个规则，MPW按SEAT来锁定面积，一个SEAT一般是3mm*4mm的一块区域，一般晶圆厂为了保障不同芯片公司均能参与MPW，对每家公司预定的SEAT数目会限制（其实SEAT多成本就上去了，MPW意义也没有了）。MPW优势投片成本小，一般就小几十万，可以很好降低风险；需要注意的是MPW从生产角度是一次完整的生产流程，因此其还是一样耗时间，一次MPW一般需要6~9个月，会带来芯片的交付时间后延。 因为是拼Wafer，因此通过MPW拿到的芯片数目就会很有限，主要用于芯片公司内部做验证测试，也可能会提供给极少数的头部客户。从这里大家可能已经了解了，MPW是一个不完整的，不可量产的投片。 3.晶圆生产角度介绍MPW 毕竟芯片加工还是一个相对复杂的过程，我相信很多朋友看完第一和小二之前理解的晶圆结构，是下图的，一个框归属于一个芯片公司。 实则不然，这就需要和晶圆的生产流程的光刻技术相关了；现阶段的光刻技术DUV/EUV等，大多采用缩影的方式进行曝光，如下图所示： 采用1：5放大的mask，对晶圆进行曝光，一次曝光的矩形区域通常称为一个shot，完成曝光后，光刻机自动调整晶圆位置，对下个shot进行曝光，如此循环（Step-and-Repeat），直到整个晶圆完成曝光，而这一个Shot的区域，则是大家一起分担SEAT的区域； 如下示意图中，一个Shot里面划分4个小格，每个格子给到一家厂商的设计，MPW晶圆一般20个以内用户。 三、芯片ECO流程 ECO指的是Engineering ChangeOrder，即工程变更指令。ECO可以发生在Tapeout之前，过程中，或者之后；Tapeout之后的ECO，改动少的可能仅需要改几层Metallayer，改动大可能需要动十几层Metallayer，甚至重新流片。ECO的实现流程如下图所示： 如果MPW或者FullMask的芯片，验证有功能或者性能缺陷，通过ECO对电路和标准单元布局进行小范围调整，保持原设计布局布线结果基本不变的前提下做小规模优化，修复芯片的剩余违例，最终达到芯片的签核标准。不能通过后端布局布线的流程来修复违例（重新走一遍流程太费时了），而要通过ECO的流程来进行时序、DRC、DRV以及功耗等优化。 四、流片Corner 1.Corner是芯片制造是一个物理过程，存在着工艺偏差（包括掺杂浓度、扩散深度、刻蚀程度等），导致不同批次之间，同一批次不同晶圆之间，同一晶圆不同芯片之间情况都是不相同的。 在一片wafer上，不可能每点的载流子平均漂移速度都是一样的，随着电压、温度不同，它们的特性也会不同，把他们分类就有了PVT（Process，Voltage，Temperature），而Process又分为不同的corner：TT：TypicalNTypical PFF：FastNFastPSS：SlowNSlowPFS：FastNSlowPSF：SlowNFastP第一个字母代表NMOS，第二个字母代表PMOS，都是针对不同浓度的N型和P型掺杂来说的。NMOS和PMOS在工艺上是独立做出来的，彼此之间不会影响，但是对于电路，NMOS和PMOS是同时工作的，会出现NMOS快的同时PMOS也快，或者慢，所以会出现FF、SS、FS、SF四种情况。通过Process注入的调整，模拟器件速度快慢，同时根据偏差大小设定不同等级的FF和SS。正常情况下大部分是TT，而以上5种corner在+/-3sigma可以覆盖约99.73%的范围，这种随机性的发生符合正态分布。 2.Cornerwafer的意义在工程片流片的时候，FAB会pirun关键层次调整inline variation，有的还会下backupwafer以保证出货的wafer器件on target，即在TTcorner附近。如果单纯是为了做一些样品出来，只进行工程片流片，那可以不验证corner，但如果为了后续量产准备，是必须要考虑corner的。由于工艺在制作过程中会有偏差，而corner是对产线正常波动的预估，FAB也会对量产芯片的corner验证有所要求。所以在设计阶段就要满足corner，在各种corner和极限温度条件下对电路进行仿真，使其在各种corner上都能正常工作，才能使最终生产出的芯片良率高。 3.CornerSplitTable策略对于产品来讲，一般corner做到spec上，正常情况下spec有6个sigma，如FF2（或2FF）表示往快的方向偏2个Sigma，SS3（或3SS）表示往慢的方向偏3个Sigma。Sigma主要表征了Vt的波动，波动大sigma就大，这里3个sigma就是在工艺器件的spec线上，可以允许超出一点点，因为线上波动不可能正正好好做到spec上。 如下是55nmLogic工艺片的例，拟定的cornersplittable： ①#1&#2两片pilotwafer，一片盲封，一片测CP； ②#3&#4两片hold在Contact，为后道改版预留工程wafer，可以节省ECO流片时间； ③#5～#12八片hold在Poly，等pilot的结果看是否需要调整器件速度，并验证corner； ④除了留有足够的芯片用于测试验证，Metal Fix，还应根据项目需求，预留尽可能多的wafer作为量产出货。 4.确认Corner结果 首先，大部分都应该落于四个corner决定的window范围内，如果出现大的偏差，那可能是工艺shift。如果各个corner的良率都没影响符合预期，那说明工艺窗口充分。如果有个别条件良率低，那就需要调整工艺窗口。Cornerwafer的目的是验证设计余量，考察良率是否有损失。大体上，超出这个corner约束性能范围内的芯片报废。 Corner验证对标的是WAT测试结果，一般由FAB主导，但是cornerwafer的费用是由设计公司承担的。一般成熟稳定的工艺，同一片wafer上的芯片，同一批次的wafer甚至不同批次的wafer参数都是很接近的，偏差的范围相对不会很大。工艺角（ProcessCorner）PVT(PrecessVoltageTemperature)工艺误差与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs参数变化很大。 为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内，大体上，他们以报废超出这个性能范围的芯片的措施来严格控制预期的参数变化。 ①MOS管的快慢分别指阈值电压的高低，快速对应阈值低，慢速对应阈值高。GBW=GM/CC，其它条件相同情况下，vth越低，gm值越高，因此GBW越大，速度越快。（具体情况具体分析） ②电阻的快慢。fast对应的是方块电阻小，slow对应的是方块电阻大。 ③电容的快慢。fast对应的是电容最小，slow对应的是容值最大。 五、流片成本和晶圆价格 40nm的流片Mask成本大概在80-90万美元，晶圆成本每片在3000-4000美元左右，加上IPmerge，七八百万人民币跑不掉了。 28nm工艺流片一次需要200万美元；14nm工艺流片一次需要500万美元；7nm工艺流片一次需要1500万美元；5nm工艺流片一次4725万美元；3nm工艺流片可能要上亿美元；掩膜版、晶圆这两项主要流片成本中，掩膜版最贵。 越先进的工艺节点，所需要的掩膜版层数就越多；因为每一层“掩膜板”对应涂抹一次光刻胶、曝光、显影、刻蚀等操作，涉及材料成本、仪器折旧成本，这些成本都需要fabless客户买单！ 28nm大概需要40层，14nm工艺需要60张掩膜版；7nm工艺需要80张甚至上百张掩膜版；一层Mask8万美金，因此芯片必须量产，拉低成本！ 40nmMCU工艺为例：如果生产10片晶圆，每片晶圆成本（90万+4000*10）/10=9.4万美元；生产10000片晶圆，每片晶圆成本（90万+4000*10000）/10000=4090美元。(晶圆量越大越便宜，不同产家报价也不一样。) 晶圆代工价格来源于网络 台积电今年给的最新报价：最先进的制程3nm，每片晶圆19865美元，折合人民币大概14.2w左右。 结语 芯片从设计到成品有几个重要环节，分别是设计->流片->封装->测试，但芯片成本构成的比例确大不相同，一般为人力成本20%，流片40%，封装35%，测试5%。 芯片流片是高风险的事情，这个风险有多高，这个概率在15%-35%左右；不同的团队和芯片种类概率也不一样。有模拟芯片公司即使在团队完备、思路清晰的情况下，还是耗了8年时间，历经18次流片，才最终完成了传感器模拟计算IP验证，打造出了理想中的那颗超低功耗、超近传感芯片。 半导体芯片工艺节点演变路径分析 摘要： 晶体管的缩小过程中涉及到三个问题。第一是为什么要把晶体管的尺寸缩小，以及是按照怎样的比例缩小的，这个问题是缩小有什么好处。第二是为什么技术节点的数字不能等同于晶体管的实际尺寸�；蛘咚�，在晶体管的实际尺寸并没有按比例缩小的情况下，为什么要宣称是新一代的技术节点。这个问题就是缩小有什么技术困难。第三是晶体管具体如何缩小。也就是，技术节点的发展历程是怎样的。在每一代都有怎样的技术进步。这也是真正的问题。在这里特指晶体管的设计和材料。 1引言 在摩尔定律的指导下，集成电路的制造工艺一直在往前演进。得意于这几年智能手机的流行，大家对节点了解甚多。例如40nm、28 nm、20nm、16nm等等，要知道的这些节点的真正含义，首先要解析一下技术节点的意思。 常听说的，诸如，台积电16nm工艺的NvidiaGPU、英特尔14 nm工艺的i5CPU等等，这个长度的含义，具体的定义需要详细的给出晶体管的结构图才行。在早期，可以姑且认为是相当于晶体管的尺寸。 为什么这个尺寸重要呢。因为晶体管的作用，是把电子从一端（S），通过一段沟道，送到另一端（D），这个过程完成了之后，信息的传递就完成了。因为电子的速度是有限的，在现代晶体管中，一般都是以饱和速度运行的，所以需要的时间基本就由这个沟道的长度来决定。越短，就越快。这个沟道的长度，和前面说的晶体管的尺寸，大体上可以认为是一致的。但是二者有区别，沟道长度是一个晶体管物理的概念，而用于技术节点的那个尺寸，是制造工艺的概念，二者相关，但是不相等。 在微米时代，一般这个技术节点的数字越小，晶体管的尺寸也越小，沟道长度也就越小。但是在22nm节点之后，晶体管的实际尺寸，或者说沟道的实际长度，是长于这个数字的。比方说，英特尔的14nm的晶体管，沟道长度其实是20nm左右。 根据现在的了解，晶体管的缩小过程中涉及到三个问题，分别是： 第一，为什么要把晶体管的尺寸缩小，以及是按照怎样的比例缩小的。这个问题就是在问，缩小有什么好处。 第二，为什么技术节点的数字不能等同于晶体管的实际尺寸�；蛘咚担诰骞艿氖导食叽绮⒚挥邪幢壤跣〉那榭鱿�，为什么要宣称是新一代的技术节点。这个问题就是在问，缩小有什么技术困难。 第三，晶体管具体如何缩小。也就是，技术节点的发展历程是怎样的。在每一代都有怎样的技术进步。这也是题主所提的真正的问题。在这里特指晶体管的设计和材料。 2工艺节点演变路径分析 2.1缩小晶体管的尺寸 第一个问题，因为晶体管尺寸越小，速度就越快。这个快是可以直接解释为基于晶体管的集成电路芯片的性能上去的。以微处理器CPU为例，见图1，来源是40 YearsofMicroprocessorTrendData。 图1的信息量很大，这里相关的是绿色的点，代表CPU的时钟频率，越高当然越快�？梢钥闯鲋钡�2004年左右，CPU的时钟频率基本是指数上升的，背后的主要原因就是晶体管的尺寸缩小。 另外一个重要的原因是，尺寸缩小之后，集成度（单位面积的晶体管数量）提升，这有多个好处。一来可以增加芯片的功能，二来更重要的是，根据摩尔定律，集成度提升的直接结果是成本的下降。这也是为什么半导体行业50年来如一日地追求摩尔定律的原因，因为如果达不到这个标准，你家的产品成本就会高于能达到这个标准的对手，你家就倒闭了。 图1微处理器芯片的发展趋势 还有一个原因是晶体管缩小可以降低单个晶体管的功耗，因为缩小的规则要求，同时会降低整体芯片的供电电压，进而降低功耗。但是有一个重要的例外，就是从物理原理上说，单位面积的功耗并不降低。因此这成为了晶体管缩小的一个很严重的问题，因为理论上的计算是理想情况，实际上，不仅不降低，反而是随着集成度的提高而提高的。在2000年的时候，人们已经预测，根据摩尔定律的发展，如果没有什么技术进步的话，晶体管缩小到2010年时，其功耗密度可以达到火箭发动机的水平，这样的芯片当然是不可能正常工作的。即使达不到这个水平，温度太高也会影响晶体管的性能。 事实上，业界现在也没有找到真正彻底解决晶体管功耗问题的方案，实际的做法是一方面降低电压（功耗与电压的平方成正比），一方面不再追求时钟频率。因此在图1中，2005年以后，CPU频率不再增长，性能的提升主要依靠多核架构。这个被称作“功耗墙”，至今仍然存在，所以你买不到5GHz的处理器，4G的都几乎没有。 以上是三个缩小晶体管的主要诱因�？梢钥闯觯际侵亓考兜奶嵘阅�、功能、降低成本的方法，所以业界才会一直坚持到现在。那么是怎样缩小的呢。物理原理是恒定电场，因为晶体管的物理学通俗地说，是电场决定的，所以只要电场不变，晶体管的模型就不需要改变，这种方式被证明效果最佳，被称为DennardScaling，提出者是IBM。 电场等于电压除以尺寸。既然要缩小尺寸，就要等比降低电压。如何缩小尺寸。简单将面积缩小到原来的一半。面积等于尺寸的平方，因此尺寸就缩小大约0.7。如果看一下晶体管技术节点的数字[3]：130nm、90 nm、65nm、45nm、32 nm、22nm、14nm、10 nm、7nm（5nm），会发现是一个大约为0.7为比的等比数列，就是这个原因。当然，前面说过，在现在，这只是一个命名的习惯，跟实际尺寸已经有差距了。 2.2节点的数字不能等同于晶体管的实际尺寸 第二个问题，为什么现在的技术节点不再直接反应晶体管的尺寸呢。原因也很简单，因为无法做到这个程度的缩小了。有三个主要的原因。 首先，原子尺度的计量单位是安，为0.1nm。10nm的沟道长度，也就只有不到100个硅原子而已。晶体管本来的物理模型这样的：用量子力学的能带论计算电子的分布，但是用经典的电流理论计算电子的输运。电子在分布确定之后，仍然被当作一个粒子来对待，而不是考虑它的量子效应。因为尺寸大，所以不需要。但是越小，就越不行了，就需要考虑各种复杂的物理效应，晶体管的电流模型也不再适用。 其次，即使用经典的模型，性能上也出了问题，这个叫做短沟道效应，其效果是损害晶体管的性能。短沟道效应其实很好理解，通俗地讲，晶体管是一个三个端口的开关。前面已经说过，其工作原理是把电子从一端（源端）弄到另一端（漏端），这是通过沟道进行的，另外还有一个端口（栅端）的作用是，决定这条沟道是打开的，还是关闭的。这些操作都是通过在端口上加上特定的电压来完成的。 晶体管性能依赖的一点是，必须要打得开，也要关得紧。短沟道器件，打得开没问题，但是关不紧，原因就是尺寸太小，内部有很多电场上的互相干扰，以前都是可以忽略不计的，现在则会导致栅端的电场不能够发挥全部的作用，因此关不紧。关不紧的后果就是有漏电流，简单地说就是不需要、浪费的电流。这部分电流可不能小看，因为此时晶体管是在休息，没有做任何事情，却在白白地耗电。目前，集成电路中的这部分漏电流导致的能耗，已经占到了总能耗的接近半数，所以也是目前晶体管设计和电路设计的一个最主要的目标。 最后，集成电路的制造工艺也越来越难做到那么小的尺寸了。决定制造工艺的最小尺寸的东西，叫做光刻机[5]。它的功能是，把预先印制好的电路设计，像洗照片一样洗到晶片表面上去，在我看来就是一种Bug级的存在，因为吞吐率非常地高。否则那么复杂的集成电路，如何才能制造出来呢。比如英特尔的奔腾4处理器，据说需要30多还是40多张不同的设计模板，先后不断地曝光，才能完成整个处理器的设计的印制。 但是光刻机，顾名思义，是用光的，当然不是可见光，但总之是光。而稍有常识就会知道，所有用光的东西，都有一个本质的问题，就是衍射。光刻机不例外。因为这个问题的制约，任何一台光刻机所能刻制的最小尺寸，基本上与它所用的光源的波长成正比。波长越小，尺寸也就越小，这个道理是很简单的。目前的主流生产工艺采用荷兰艾斯摩尔生产的步进式光刻机，所使用的光源是193nm的氟化氩（ArF）分子振荡器产生的，被用于最精细的尺寸的光刻步骤。 相比之下，目前的最小量产的晶体管尺寸是20nm（14 nmnode），已经有了10倍以上的差距。为何没有衍射效应呢。答案是业界十多年来在光刻技术上投入了巨资，先后开发了各种魔改级别的技术，诸如浸入式光刻（把光程放在某种液体里，因为光的折射率更高，而最小尺寸反比于折射率）、相位掩模（通过180度反向的方式来让产生的衍射互相抵消，提高精确度）等等，就这样一直撑到了现在，支持了60nm以来的所有技术节点的进步。 又为何不用更小波长的光源呢。答案是，工艺上暂时做不到。高端光刻机的光源，是世界级的工业难题。以上就是目前主流的深紫外曝光技术（DUV）。业界普遍认为，7 nm技术节点是它的极限了，甚至7nm都不一定能够做到量产。下一代技术仍然在开发之中，被称为极紫外（EUV），其光源降到了13 nm。但是，因为在这个波长，已经没有合适的介质可以用来折射光，构成必须的光路了，因此这个技术里面的光学设计，全部是反射，而在如此高的精度下，设计如此复杂的反射光路，本身就是难以想象的技术难题。 这还不算什么，此问题已经能被克服了。最难的还是光源，虽然可以产生所需的光线，但是强度远低于工业生产的需求，造成EUV光刻机的晶圆产量达不到要求，换言之拿来用就会赔本。一台这种机器，就是上亿美元。所以EUV还属于未来。由于以上三个原因，其实很早开始就导致晶体管的尺寸缩小进入了深水区，越来越难。到了22nm之后，芯片已经无法按比例缩小了。因此，就没有再追求一定要缩小，反而是采用了更加优化的晶体管设计，配合上CPU架构上的多核多线程等一系列技术，继续为消费者提供相当于更新换代了的产品性能。因为这个原因，技术节点的数字仍然在缩小，但是已然不再等同于晶体管的尺寸，而是代表一系列构成这个技术节点的指标的技术和工艺的总和。 2.3晶体管缩小过程中面对的问题 第三个问题，技术节点的缩小过程中，晶体管的设计是怎样发展的。首先搞清楚，晶体管设计的思路是什么。主要的无非两点：第一提升开关响应度，第二降低漏电流。 图2晶体管漏电流-栅电压的关系图 为了讲清楚这个问题，最好的方法是看图2。晶体管物理特性图，基本上搞清楚一张就足够了，就是漏电流-栅电压的关系图，比如下面这种：横轴代表栅电压，纵轴代表漏电流，并且纵轴一般是对数坐标。 前面说过，栅电压控制晶体管的开关�？梢钥闯�，最好的晶体管，是那种能够在很小的栅电压变化内，一下子就从完全关闭（漏电流为0），变成完全打开（漏电流达到饱和值），也就是虚线。这个性质有多方面的好处，接下来再说。 显然这种晶体管不存在于这个星球上。原因是，在经典的晶体管物理理论下，衡量这个开关响应能力的标准，叫做SubthresholdSwing（SS），有一个极限值，约为60mV/dec。英特尔的数据上，最新的14nm晶体管，这个数值大概是70mV/dec左右。并且，降低这个值，和降低漏电流、提升工作电流（提高速度）、降低功耗等要求，是等同的，因为这个值越低，在同样的电压下，漏电流就越低。而为了达到同样的工作电流，需要的电压就越低，这样等同于降低了功耗。所以说这个值是晶体管设计里面最重要的指标，不过分。 围绕这个指标，以及背后的晶体管性能设计的几个目标，大家都做了哪些事情呢。 先看工业界，毕竟实践是检验真理的唯一标准。下面的记忆，和节点的对应不一定完全准确，但具体的描述应该没错：65nm引入Ge strained的沟道。strain原理是通过在适当的地方掺杂一点点的锗到硅里面去，锗和硅的晶格常数不同，因此会导致硅的晶格形状改变，而根据能带论，这个改变可以在沟道的方向上提高电子的迁移率，而迁移率高，就会提高晶体管的工作电流。而在实际中，人们发现，这种方法对于空穴型沟道的晶体管（pmos），比对电子型沟道的晶体管（nmos），更加有效。 图3基本的晶体管结构 2.4里程碑的突破，45nm引入高K值的绝缘层 （1）45nm引入了高k值绝缘层/金属栅极的配置。这个也是一个里程碑的成果，曾经有一位教授，当年是在英特尔开发了这项技术的团队的主要成员之一，因此对这一点提的特别多，耳濡目染就记住了。 这是两项技术，但其实都是为了解决同一个问题：在很小的尺寸下，如何保证栅极有效的工作。前面没有细说晶体管的结构，见图3。 图3是一个最基本的晶体管的结构示意图，现在的晶体管早就不长这样了，但是任何半导体物理都是从这儿开始讲起的，所以这是“标配版”的晶体管，又被称为体硅（bulk）晶体管。gate就是栅。其中有一个oxide，绝缘层，前面没有提到，但是却是晶体管所有的构件中，最关键的一个。它的作用是隔绝栅极和沟道。因为栅极开关沟道，是通过电场进行的，电场的产生又是通过在栅极上加一定的电压来实现的，但是欧姆定律告诉我们，有电压就有电流。如果有电流从栅极流进了沟道，那么还谈什么开关，早就漏了。 所以，需要绝缘层。为什么oxide（o rdielectric）而不是insulator。因为最早的绝缘层就是和硅非常自然地共处的二氧化硅，其相对介电常数（衡量绝缘性的，越高，对晶体管性能来说越好）约是3.9。一个好的绝缘层是晶体管的生命线。但是要说明，硅天然就具有这么一个性能超级好的绝缘层，对于半导体工业来说，是一件有历史意义的幸运的事情。有人曾经感慨，上帝都在帮助人类发明集成电路，首先给了那么多的沙子（硅晶圆的原料），又给了一个完美的自然绝缘层。所以至今，硅极其难被取代。一个重要原因就是，作为制造晶体管的材料，其综合性能太完美了。 二氧化硅虽好，在尺寸缩小到一定限度时，也出现了问题。缩小尺寸的过程中，电场强度是保持不变的，在这样的情况下，从能带的角度看，因为电子的波动性，如果绝缘层很窄很窄的话，那么有一定的几率电子会发生隧穿效应而越过绝缘层的能带势垒，产生漏电流。可以想象为穿过一堵比自己高的墙。这个电流的大小和绝缘层的厚度，以及绝缘层的“势垒高度”成负相关。因此厚度越小，势垒越低，这个漏电流越大，对晶体管越不利。 但是在另一方面，晶体管的开关性能、工作电流等等，都需要拥有一个很大的绝缘层电容。实际上，如果这个电容无限大的话，会达到理想化的60mV/dec的SS极限指标。这里说的电容都是指单位面积的电容。这个电容等于介电常数除以绝缘层的厚度。显然，厚度越小，介电常数越大，对晶体管越有利。 可以看出，已经出现了一对设计目标上的矛盾，那就是绝缘层的厚度要不要继续缩小。实际上在这个节点之前，二氧化硅已经缩小到了不到2nm的厚度，也就是十几个原子层的厚度，漏电流的问题已经取代了性能的问题，成为头号大敌。于是聪明绝顶的人类，开始想办法。人类很贪心的，既不愿意放弃大电容的性能增强，又不愿意冒漏电的风险。于是人类说，如果有一种材料，介电常数很高，同时能带势垒也很高，那么是不是就可以在厚度不缩小的情况下（保护漏电流），继续提升电容（提高开关性能）。 于是大家就开始找，找了许多种奇奇怪怪的材料，终于最后经过验证，确定使用一种名为HfO2的材料。这个元素我以前听都没有听过。这个就叫做high-k，这里的k是相对介电常数（相对于二氧化硅的而言）。当然，这个工艺的复杂程度，远远超过这里描述的这么简单。具备high-k性质的材料很多，但是最终被采用的材料，一定要具备许多优秀的电学性质。 因为二氧化硅真的是一项非常完美的晶体管绝缘层材料，而且制造工艺流程和集成电路的其它制造步骤可以方便地整合，所以找到这样一项各方面都符合半导体工艺制造的要求的高性能绝缘层材料，是一件了不起的工程成就。 图4三栅极晶体管结构 至于金属栅，是与high-k配套的一项技术。在晶体管的最早期，栅极是用铝制作，后来经过发展，改用重掺杂多晶硅制作，因为工艺简单，性能好。到了high-k这里，大家发现，high-k材料有两个副作用，一是会莫名其妙地降低工作电流，二是会改变晶体管的阈值电压。阈值电压就是把晶体管的沟道打开所需要的最小电压值，这个值是非常重要的晶体管参数。 这个原理不细说了，主要原因是，high-k材料会降低沟内的道载流子迁移率，并且影响在界面上的费米能级的位置。载流子迁移率越低，工作电流就越低，而所谓的费米能级，是从能带论的图像上来解释半导体电子分布的一种分析方法，简单地说，它的位置会影响晶体管的阈值电压。这两个问题的产生，都和high-k材料内部的偶极子分布有关。偶极子是一端正电荷一端负电荷的一对电荷系统，可以随着外加电场的方向而改变自己的分布，high-k材料的介电常数之所以高的原因，就跟内部的偶极子有很大关系。所以这是一把双刃剑。 于是人类又想，就想到了用金属做栅极，因为金属有一个效应叫做镜像电荷，可以中和掉high-k材料的绝缘层里的偶极子对沟道和费米能级的影响。这样一来就两全其美。至于这种或这几种金属究竟是什么，除了掌握技术的那几家企业之外，外界没有人知道，是商业机密。于是摩尔定律再次胜利。 （2）3 2nm第二代的high-k绝缘层/金属栅工艺。因为45nm英特尔取得了巨大的成功（在很多晶体管、微处理器的发展图上，45nm这一代的晶体管，会在功耗、性能等方面突然出现一个较大的进步标志），32nm时候继续在基础上改换更好的材料，继续了缩小尺寸的老路。当然，前代的Gestrain工艺也是继续使用的。 （3）22nmFinFET（英特尔成为Tri-gate）三栅极晶体管。 这一代的晶体管，在架构上进行了一次变革。变革的最早设计可以追溯到伯克利的胡正明教授2000年左右提出的三栅极和环栅晶体管物理模型，后来被英特尔变为了现实。 图4是FinFET一般模型。它的实质上是增加了一个栅极。直观地说，如果看回前面的那张“标配版”的晶体管结构图的话，在尺寸很短的晶体管里面，因为短沟道效应，漏电流是比较严重的。而大部分的漏电流，是通过沟道下方的那片区域流通的。沟道在图上并没有标出来，是位于氧化绝缘层以下、硅晶圆表面的非常非常�。�1～2 nm）的一个窄窄的薄层。沟道下方的区域被称为耗尽层，就是大部分的浅色区域。 图5SOI（绝缘层上硅）晶体管结构 图6FinFET晶体管结构 2.5聪明的IBM，天才的英特尔。 于是有人就开始想啊，既然电子是在沟道中运动，那么我为何非要在沟道下面留有这么一大片耗尽层呢。当然这是有原因的，因为物理模型需要这片区域来平衡电荷。但是在短沟道器件里面，没有必要非要把耗尽层和沟道放在一起，等着漏电流白白地流过去。于是有人（IBM）开了一个脑洞：把这部分硅直接拿掉，换成绝缘层，绝缘层下面才是剩下的硅，这样沟道就和耗尽层分开了，因为电子来源于两极，但是两极和耗尽层之间，被绝缘层隔开了，这样除了沟道之外，就不会漏电了。比如图5这样。这个叫做SOI（绝缘层上硅）[10]，虽然没有成为主流，但是因为有其优势，所以现在还有制造厂在搞。 有人（英特尔）又想了，既然都是拿掉耗尽层的硅，插入一层氧化层，那么为什么非要放上一堆没用的硅在下面，直接在氧化层底下，再弄一个栅极，两边夹着沟道，岂不是更好�？纯碔BM，是否有雄心。但是英特尔还觉得不够，又想，既然如此，有什么必要非得把氧化层埋在硅里面。把硅弄出来，周围像三明治一样地被包裹上绝缘层，外面再放上栅极，岂不是更加优化。于是就有了FinFET，图6这种。FinFET胜出在于，不仅大大降低了漏电流，而且因为有多一个栅极，这两个栅极一般都是连在一起的，因此等于大大地增加了前面说过的那个绝缘层电容，也就是大大地提升了晶体管的开关性能。所以又是一次革命式的进步。 图714nmFinFET结构 这个设计其实不难想到，难的是，能够做到。为什么呢。因为竖起来的那一部分硅，也就是用作沟道的硅，太薄了，只有不到10nm，不仅远小于晶体管的最小尺寸，也远小于最精密的光刻机所能刻制的最小尺寸。于是如何把这个Fin给弄出来，还得弄好，成了真正的难题。 英特尔的做法是很聪明的，解释起来需要很多张工艺流程图。但是基本原理是，这部分硅不是光刻出来的，而是长出来的。它先用普通精度的光刻刻出一堆架子，然后再沉淀一层硅，在架子的边缘就会长出一层很薄的硅，然后再用选择性的刻蚀把多余的材料弄走，剩下的就是这些立着的、超薄的硅Fin了。当时说出这套方法的时候，彻底绝了。14nm继续FinFET。接着是英特尔的14 nm晶体管的SEM横截面图，大家感受一下，Fin的宽度只有平均9 nm。当然了，在所有的后代的技术节点中，前代的技术也是继续整合采用的。所以现在，在业界和研究中，一般听到的晶体管，都被称作high-k/metalgate Ge-strained14nmFinFET（图7），整合了多年的技术精华。 2.6为摩尔定律的延续而奋斗 而在学术界，近些年陆续搞出了各种异想天开的新设计，比如隧穿晶体管、负电容效应晶体管、碳纳米管等等。所有这些设计，基本是四个方向，材料、机理、工艺、结构。而所有的设计方案，其实可以用一条简单的思路概括，就是前面提到的那个SS值的决定公式，里面有两项相乘组成： （Forthisexpression.Thefirst termcouldbeseenaselectrostatics,thesecondtermcouldbeseen astransport.Thisisnotaveryphysicallystrictway todescribe,butitprovidesaconvenientpictureofvariouswaystoimprove transistorproperties.） 因此，改进要么是改善晶体管的静电物理（electrostatics），这是其中一项，要么改善沟道的输运性质（transport），这是另一项。而晶体管设计里面，除了考虑开关性能之外，还需要考虑另一个性能，就是饱和电流问题。很多人对这个问题有误解，以为饱不饱和不重要，其实电流能饱和才是晶体管能够有效工作的根本原因，因为不饱和的话，晶体管就不能保持信号的传递，因此无法携带负载，换言之只中看，不中用，放到电路里面去，根本不能正常工作的。 举个例子，有段时间石墨烯晶体管很火，石墨烯作沟道的思路是第二项，就是输运，因为石墨烯的电子迁移率远远地完爆硅。但直到目前，石墨烯晶体管还没有太多的进展，因为石墨烯有个硬伤，就是不能饱和电流。但是，去年貌似听说有人能做到调控石墨烯的能带间隙打开到关闭，石墨烯不再仅仅是零带隙，想来这或许会在晶体管材料方面产生积极的影响。 在2016年的IEDM会议上，台积电已经领先英特尔，发布了7nm技术节点的晶体管样品，而英特尔已经推迟了10nm的发布。当然，两者的技术节点的标准不一样，台积电的7nm其实相当于英特尔的10nm，但是台积电率先拿出了成品。三星貌似也在会上发表了自己的7nm产品�？梢钥闯�，摩尔定律确实放缓了。22nm是在2010年左右出来的，到了2017年现在，技术节点并没有进步到10nm以下。 而且2016年，ITRS已经宣布不再制定新的技术路线图，换言之，权威的国际半导体机构已经不认为，摩尔定律的缩小可以继续下去了。这就是技术节点的主要现状。 3结语 技术节点不能进步，是不是一定就是坏事。其实不一定。28nm这个节点，其实不属于前面提到的标准的dennardscaling的一部分，但是这个技术节点，直到现在，仍然在半导体制造业界占据了很大的一块市场份额。台积电、中芯国际等这样的大代工厂，都是在28nm上玩得很转的。为何，因为这个节点被证明是一个在成本、性能、需求等多方面达到了比较优化的组合的一个节点，很多芯片产品，并不需要使用过于昂贵的FinFET技术，28 nm能够满足自己的需求。 但是有一些产品，比如主流的CPU、GPU、FPGA、memory等，其性能的提升有相当一部分是来自于芯片制造工艺的进步。所以再往后如何继续提升这些产品的性能，是很多人心中的问号，也是新的机会。
导电橡胶通常是指体积电阻在10的9次欧姆厘米以内，由于橡胶是优良的绝缘体，体积电阻大于10的14次左右。导电橡胶分为防静电级别导电橡胶，体积电阻在10的5次至10的9次方之间，导电炭黑填充的导电橡胶，体积电阻通�？杀３衷诩盖�，甚至更低到一二百欧，再低低于50欧姆厘米的已经是难度非常大。当体积电阻低于10欧姆厘米以下时，导电橡胶即具有电磁屏蔽功能。下文讲的即是体积电阻在10欧姆厘米以下，主要用于电磁屏蔽场合。 导电橡胶是否真的能导电? 依据电流、电压和电阻的关系，只有电压降时，总是会存在一定电流流动，只是电流太小，人感觉不到。导电橡胶的体积电阻相对金属还是很大，依据体积电阻与距离成反比的关系，距离越长，阻值越大。在医用电极上，导电橡胶已经被广泛应用，此时导电橡胶电极较薄，一般是在1mm以下，电极只是在上下二个面接触，即距离只有1mm，这时导电橡胶是完全通电的。 导电橡胶是将玻璃镀银、铝镀银、银等导电颗粒均匀分布在硅橡胶中，通过压力使导电颗粒接触，达到良好的导电性能。在商业上都有应用。其主要作用是密封和电磁屏蔽。产品可以模压或挤出成形，有片装或其他的冲切形状可供选择。屏蔽性能高达120dB（10GHz）。分为CONSIL-NC（石墨镀镍填硅橡胶）CONSIL-V（银填充硅橡胶挤出衬垫）CONSIL-A（铝镀银填硅橡胶）CONSIL-N（镍镀银填硅橡胶）CONSIL-C（铜镀银填硅橡胶）SC-CONSIL（石墨填硅橡胶CONSIL-R（纯银填硅橡胶）CONSIL-II（银填硅橡胶模制衬垫）等。
5月24日消息，根据研究机构Counterpoint的最新报告，中芯国际在2024年第一季度的全球晶圆代工行业中取得了历史性的突破，以6%的市场份额升至全球第三大晶圆代工厂，仅次于台积电和三星。报告指出，尽管2024年第一季度全球晶圆代工业营收环比下滑了5%，但同比增长了12%。中芯国际的上升主要得益于其在CMOS图像传感器（CIS）、电源管理IC（PMIC）、物联网芯片和显示驱动IC（DDIC）等业务的增长，以及市场的复苏。此外，随着客户补充库存需求的扩大，中芯国际预计在第二季度将继续保持增长势头。台积电继续保持其在晶圆代工行业的领先地位，一季度份额占比达到62%，远超预期。台积电还将AI相关收入年均复合增长率50%的持续时间延长至2028年，显示出其在AI领域的强劲动力和长远规划。三星作为第二大代工厂，占据了13%的市场份额，尽管中低端手机市场需求相对疲软，三星预计随着第二季度需求的改善，晶圆代工收入将出现两位数百分比的反弹。Counterpoint机构还观察到，半导体行业在2024年第一季度已显露出需求复苏的迹象，尽管这一进展相对缓慢，经过连续几个季度的去库存，渠道库存已经正常化。该机构认为，AI的强劲需求和终端产品需求的复苏将成为2024年晶圆代工行业的主要增长动力。
半导体封装工艺的研究分析 对半导体封装工艺的研究，先探析半导体工艺概述，能对其工作原理有一定的了解与掌握；再考虑半导体封装工艺流程，目的是在作业阶段严谨管控，能采用精细化管理模式，在细节上规避常规问题发生；再从新时代发展背景下提出半导体封装工艺面临的挑战，建议把工作重心放在半导体封装工艺质量控制方面，要对其要点内容全面掌握，才可有效提升半导体封装工艺质量。 从半导体封装工艺质量控制方面分析，在实践阶段就有较大难度，主要考虑该工艺流程较多，各流程均有明确的内容及要求，工艺流程间还有相互的影响性，在实践作业阶段需严谨控制，工作人员能本着严谨的工作态度多角度探析，在科技手段的合理应用下，提高半导体封装工艺质量与技术水平，关系到实践应用综合成效，确保良好的综合效益。 半导体工艺概述 半导体工艺主要是应用微细加工技术、膜技术，把芯片及其他要素在各个区域中充分连接，如：基板、框架等区域中，有利于引出接线端子，通过可塑性绝缘介质后灌封固定，使其形成一个整体，以立体结构方式呈现，最终形成半导体封装工艺。半导体工艺概念也属于半导体芯片封装的狭义定义。从广义方面探究，是指封装工程，要与基板连接固定，再配置相应的电子设备，构建成一个完整的系统，并有较强的综合性能。 半导体封装工艺流程 半导体封装工艺流程所包括的工作内容较多，如图1所示，各流程中的具体要求不同，但作业流程间存在密切关系，还需在实践阶段详细分析，具体内容如下。 芯片切割 半导体封装工艺中半导体封装工艺芯片切割，主要是把硅片切成单个芯片，并第一时间处理硅片上的硅屑，避免对后续工作开展及质量控制造成阻碍。 贴片工艺 贴片工艺主要考虑到硅片在磨片过程避免其电路受损，选择外贴一层�；つさ姆绞蕉云溆行Т�，始终都强调着电路完整性。 焊接键合工艺 控制焊接键合工艺质量，会应用到不同类型的金线，并把芯片上的引线孔与框架衬垫上的引脚充分连接，保证芯片能与外部电路相连，影响工艺整体性。通常情况下，会应用搭配掺杂金线、合金金线。 例如：掺杂金线包括GS、GW、TS三种型号，均处于半硬态的状态。其中，GS掺杂金线适合应用在弧高大于250μm的高弧键合范畴内；GW掺杂金线适合应用在弧高200~300μm的中高弧键合范畴内；TS掺杂金线适合应用在弧高100~200μm的中低弧键合范畴内。而合金金线主要包括两种型号，分别是AG2、AG3，适合应用在弧高70~100μm的低弧键合范畴内。较特殊的是掺杂金线、合金金线直径可选择性较多，如：0.013mm、0.014mm、0.015mm、…、0.045mm、0.050mm、0.060mm、0.070mm。在工艺质量控制阶段需依据作业要求及标准，合理选择金线类型及直径，也能满足工艺质量管控要求。 塑封工艺 塑封元件的主要线路是模塑，塑封工艺的质量控制，是为了对各元件进行相应的保护，尤其是在外力因素影响下，部分元件损坏程度不同，需在工艺质量控制阶段就能对元件物理特性详细分析。 当前，在塑封工艺处理阶段会主要应用3种方式，分别是陶瓷封装、塑料封装、传统封装，考虑全球芯片生产要求，所有封装类型的比例控制也是一项极其重要的工作，在整个操作的过程中对人员综合能力提出较高要求，把已经完工的芯片在环氧树脂集合物的应用条件下，与引线框架包封在一起，先对引线键合的芯片、引线框架预热处理，然后放在封装模上（压�；�，启动压膜、关闭上下模，使树脂处于半融化状态被挤到模当中，待其充分填充及硬化后可开模取出成品。 在操作环节中需要注意的是突发性问题，如：封装方式、尺寸差异等，建议在模具选择与使用阶段均能严谨控制，不能单一化地考虑模具专用设备的价格，还需保证整个工艺质量与作业成效，其中就把控自动上料系统（如图2所示），在实践中做好质量控制工作，才能实现预期作业目标。 后固化工艺 待塑封工艺处理工作完成后，还需对其进行后固化处理，重点考虑工艺周围或管壳附近有多余材料，如：无关紧要的连接材料，还需在此环节中也需做好工艺质量控制，尤其是把管壳周围多余的材料必须去除，避免影响整体工艺质量及外观效果。 测试工艺 待上述工艺流程均顺利地完成后，还需对该工艺的整体质量做好测试工作，此环节中应用到先进的测试技术及配套设施，保证各项条件能满足测试工作开展要求。同时，还能在测试过程中对各信息数据详细记录，核心要点是芯片是否正常工作，主要是根据芯片性能等级进行详细分析。因测试设备采购价格较高，会在此方面产生较大的投资成本，为避免产生不利的影响，依然是把工作要点放在工序段工艺质控方面，主要包含外观检测、电气性能测试两部分。 例如：电气性能测试，主要是对集成电路进行测试，会选择自动测试设备开展单芯片测试工作，还能在测试的过程中把各集成电路快速地插入到测试仪所对应的电气连接小孔中，各小孔均有针，并有一定的弹性，与芯片的管脚充分接触，顺利地完成了电学测试工作。而外观检测，是工作人员借助显微镜对各完成封装芯片详细观察，保证其外观无瑕疵，也能确保半导体封装工艺质量。 打标工艺 打标工艺是把已经完成测试的芯片传输到半成品仓库中，完成最后的终加工，检查工艺质量，做好包装及发货工作。此工艺的流程包括三方面。 1）电镀。待管脚成型后，要在其表面涂刷防腐材料，避免管脚出现氧化、腐蚀等现象。通常情况下，均会采用电镀沉淀技术，是因为大部分的管脚在加工阶段均会选择锡材料，考虑此类材料自身的性质与特点，也需做好防腐、防蚀工作。 2）打弯。简单是说，是把上述环节中处理后的管脚进行成型操作，待铸模成型后，能把集成电路的条带置于管脚去边成型工具中，主要是对管脚加工处理，控制管脚形状，一般为J型或L型，并在其表面贴片封装，也关系工艺整体质量。 3）激光打印。主要就是在已经成型的产品印制图案，是在前期设计阶段就做好了图案设计工作，也相当于半导体封装工艺的一种特殊标志（如图3所示）。
我们聊聊芯片设计、流片、验证、制造、成本的那些事；流片对于芯片设计来说就是参加一次大考。 流片的重要性就在于能够检验芯片设计是否成功，是芯片制造的关键环节，也就是将设计好的方案交给芯片制造厂生产出样品。检测设计的芯片是否达到设计要求，或者是否需要进一步优化；如果能够生产出符合要求的芯片，那么就可以大规模生产了。 上图流程的输入是芯片立项设计，输出是做好的芯片晶圆。 一、晶圆术语 1.芯片（chip、die）、器件（device）、电路（circuit）、微芯片（microchip）或条码（bar）：所有这些名词指的是在晶圆表面占大部分面积的微芯片图形； 2.划片线（scribeline、sawline）或街区（street、avenue）：这些区域是在晶圆上用来分隔不同芯片之间的间隔区。划片线通常是空白的，但有些公司在间隔区内放置对准标记，或测试的结构； 3.工程实验片（engineeringdie）和测试芯片（testdie）：这些芯片与正式芯片或电路芯片不同。它包括特殊的器件和电路�？橛糜诰г采ひ盏牡缧圆馐�； 4.边缘芯片（edgedie）：在晶圆边上的一些掩膜残缺不全的芯片而产生的面积损耗。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘芯片所占的面积； 5.晶圆的晶面（wafercrystalplane）：图中的剖面标示了器件下面的晶格构造，此图中显示的器件边缘与晶格构造的方向是确定的； 6.晶圆定位边（waferflats）/凹槽（notche）：图示的晶圆由注定位边（majorflat）和副定位边（minorflat），表示这是一个P型<100>晶向的晶圆。300mm和450mm直径的晶圆都是用凹槽作为晶格导向的标识。这些定位边和凹槽在一些晶圆生产工艺中还辅助晶圆的套准。 二、芯片的流片方式（FullMask、MPW） FullMask和MPW都是集成电路的一种流片（将设计结果交出去进行生产制造）方式。FullMask是“全掩膜”的意思，即制造流程中的全部掩膜都为某个设计服务；而MPW全称为MultiProjectWafer，直译为多项目晶圆，即多个项目共享某个晶圆，也即同一次制造流程可以承担多个IC设计的制造任务。 1.FullMask，“全掩膜”，即制造流程中的全部掩膜都为某个设计服务；FullMask的芯片，一片晶圆可以产出上千片DIE；然后封装成芯片，可以支撑大批量的客户需求。 2.MPW全名叫MultiProjectWafer，和电路设计PCB的拼板打样类似，叫多项目晶圆。多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型（Prototype）设计阶段的实验、测试已经足够。这种操作方式可以让流片费下降90%-95%，也就大幅降低了芯片研发的成本。 晶圆厂每年都会有固定的几次MPW机会，叫Shuttle（班车），到点即发车，是不是非常形象不同公司拼Wafer，得有个规则，MPW按SEAT来锁定面积，一个SEAT一般是3mm*4mm的一块区域，一般晶圆厂为了保障不同芯片公司均能参与MPW，对每家公司预定的SEAT数目会限制（其实SEAT多成本就上去了，MPW意义也没有了）。MPW优势投片成本小，一般就小几十万，可以很好降低风险；需要注意的是MPW从生产角度是一次完整的生产流程，因此其还是一样耗时间，一次MPW一般需要6~9个月，会带来芯片的交付时间后延。 因为是拼Wafer，因此通过MPW拿到的芯片数目就会很有限，主要用于芯片公司内部做验证测试，也可能会提供给极少数的头部客户。从这里大家可能已经了解了，MPW是一个不完整的，不可量产的投片。 3.晶圆生产角度介绍MPW 毕竟芯片加工还是一个相对复杂的过程，我相信很多朋友看完第一和小二之前理解的晶圆结构，是下图的，一个框归属于一个芯片公司。 实则不然，这就需要和晶圆的生产流程的光刻技术相关了；现阶段的光刻技术DUV/EUV等，大多采用缩影的方式进行曝光，如下图所示： 采用1：5放大的mask，对晶圆进行曝光，一次曝光的矩形区域通常称为一个shot，完成曝光后，光刻机自动调整晶圆位置，对下个shot进行曝光，如此循环（Step-and-Repeat），直到整个晶圆完成曝光，而这一个Shot的区域，则是大家一起分担SEAT的区域； 如下示意图中，一个Shot里面划分4个小格，每个格子给到一家厂商的设计，MPW晶圆一般20个以内用户。 三、芯片ECO流程 ECO指的是EngineeringChangeOrder，即工程变更指令。ECO可以发生在Tapeout之前，过程中，或者之后；Tapeout之后的ECO，改动少的可能仅需要改几层Metallayer，改动大可能需要动十几层Metallayer，甚至重新流片。ECO的实现流程如下图所示： 如果MPW或者FullMask的芯片，验证有功能或者性能缺陷，通过ECO对电路和标准单元布局进行小范围调整，保持原设计布局布线结果基本不变的前提下做小规模优化，修复芯片的剩余违例，最终达到芯片的签核标准。不能通过后端布局布线的流程来修复违例（重新走一遍流程太费时了），而要通过ECO的流程来进行时序、DRC、DRV以及功耗等优化。 四、流片Corner 1.Corner是芯片制造是一个物理过程，存在着工艺偏差（包括掺杂浓度、扩散深度、刻蚀程度等），导致不同批次之间，同一批次不同晶圆之间，同一晶圆不同芯片之间情况都是不相同的。 在一片wafer上，不可能每点的载流子平均漂移速度都是一样的，随着电压、温度不同，它们的特性也会不同，把他们分类就有了PVT（Process，Voltage，Temperature），而Process又分为不同的corner：TT：TypicalNTypicalPFF：FastNFastPSS：SlowNSlowPFS：FastNSlowPSF：SlowNFastP第一个字母代表NMOS，第二个字母代表PMOS，都是针对不同浓度的N型和P型掺杂来说的。NMOS和PMOS在工艺上是独立做出来的，彼此之间不会影响，但是对于电路，NMOS和PMOS是同时工作的，会出现NMOS快的同时PMOS也快，或者慢，所以会出现FF、SS、FS、SF四种情况。通过Process注入的调整，模拟器件速度快慢，同时根据偏差大小设定不同等级的FF和SS。正常情况下大部分是TT，而以上5种corner在+/-3sigma可以覆盖约99.73%的范围，这种随机性的发生符合正态分布。 2.Cornerwafer的意义在工程片流片的时候，FAB会pirun关键层次调整inlinevariation，有的还会下backupwafer以保证出货的wafer器件ontarget，即在TTcorner附近。如果单纯是为了做一些样品出来，只进行工程片流片，那可以不验证corner，但如果为了后续量产准备，是必须要考虑corner的。由于工艺在制作过程中会有偏差，而corner是对产线正常波动的预估，FAB也会对量产芯片的corner验证有所要求。所以在设计阶段就要满足corner，在各种corner和极限温度条件下对电路进行仿真，使其在各种corner上都能正常工作，才能使最终生产出的芯片良率高。 3.CornerSplitTable策略对于产品来讲，一般corner做到spec上，正常情况下spec有6个sigma，如FF2（或2FF）表示往快的方向偏2个Sigma，SS3（或3SS）表示往慢的方向偏3个Sigma。Sigma主要表征了Vt的波动，波动大sigma就大，这里3个sigma就是在工艺器件的spec线上，可以允许超出一点点，因为线上波动不可能正正好好做到spec上。 如下是55nmLogic工艺片的例，拟定的cornersplittable： ①#1&#2两片pilotwafer，一片盲封，一片测CP； ②#3&#4两片hold在Contact，为后道改版预留工程wafer，可以节省ECO流片时间； ③#5～#12八片hold在Poly，等pilot的结果看是否需要调整器件速度，并验证corner； ④除了留有足够的芯片用于测试验证，MetalFix，还应根据项目需求，预留尽可能多的wafer作为量产出货。 4.确认Corner结果 首先，大部分都应该落于四个corner决定的window范围内，如果出现大的偏差，那可能是工艺shift。如果各个corner的良率都没影响符合预期，那说明工艺窗口充分。如果有个别条件良率低，那就需要调整工艺窗口。Cornerwafer的目的是验证设计余量，考察良率是否有损失。大体上，超出这个corner约束性能范围内的芯片报废。 Corner验证对标的是WAT测试结果，一般由FAB主导，但是cornerwafer的费用是由设计公司承担的。一般成熟稳定的工艺，同一片wafer上的芯片，同一批次的wafer甚至不同批次的wafer参数都是很接近的，偏差的范围相对不会很大。工艺角（ProcessCorner）PVT(PrecessVoltageTemperature)工艺误差与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs参数变化很大。 为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内，大体上，他们以报废超出这个性能范围的芯片的措施来严格控制预期的参数变化。 ①MOS管的快慢分别指阈值电压的高低，快速对应阈值低，慢速对应阈值高。GBW=GM/CC，其它条件相同情况下，vth越低，gm值越高，因此GBW越大，速度越快。（具体情况具体分析） ②电阻的快慢。fast对应的是方块电阻小，slow对应的是方块电阻大。 ③电容的快慢。fast对应的是电容最小，slow对应的是容值最大。 五、流片成本和晶圆价格 40nm的流片Mask成本大概在80-90万美元，晶圆成本每片在3000-4000美元左右，加上IPmerge，七八百万人民币跑不掉了。 28nm工艺流片一次需要200万美元；14nm工艺流片一次需要500万美元；7nm工艺流片一次需要1500万美元；5nm工艺流片一次4725万美元；3nm工艺流片可能要上亿美元；掩膜版、晶圆这两项主要流片成本中，掩膜版最贵。 越先进的工艺节点，所需要的掩膜版层数就越多；因为每一层“掩膜板”对应涂抹一次光刻胶、曝光、显影、刻蚀等操作，涉及材料成本、仪器折旧成本，这些成本都需要fabless客户买单！ 28nm大概需要40层，14nm工艺需要60张掩膜版；7nm工艺需要80张甚至上百张掩膜版；一层Mask8万美金，因此芯片必须量产，拉低成本！ 40nmMCU工艺为例：如果生产10片晶圆，每片晶圆成本（90万+4000*10）/10=9.4万美元；生产10000片晶圆，每片晶圆成本（90万+4000*10000）/10000=4090美元。(晶圆量越大越便宜，不同产家报价也不一样。) 晶圆代工价格来源于网络 台积电今年给的最新报价：最先进的制程3nm，每片晶圆19865美元，折合人民币大概14.2w左右。 结语 芯片从设计到成品有几个重要环节，分别是设计->流片->封装->测试，但芯片成本构成的比例确大不相同，一般为人力成本20%，流片40%，封装35%，测试5%。 芯片流片是高风险的事情，这个风险有多高，这个概率在15%-35%左右；不同的团队和芯片种类概率也不一样。有模拟芯片公司即使在团队完备、思路清晰的情况下，还是耗了8年时间，历经18次流片，才最终完成了传感器模拟计算IP验证，打造出了理想中的那颗超低功耗、超近传感芯片。 半导体芯片工艺节点演变路径分析 摘要： 晶体管的缩小过程中涉及到三个问题。第一是为什么要把晶体管的尺寸缩小，以及是按照怎样的比例缩小的，这个问题是缩小有什么好处。第二是为什么技术节点的数字不能等同于晶体管的实际尺寸�；蛘咚担诰骞艿氖导食叽绮⒚挥邪幢壤跣〉那榭鱿�，为什么要宣称是新一代的技术节点。这个问题就是缩小有什么技术困难。第三是晶体管具体如何缩小。也就是，技术节点的发展历程是怎样的。在每一代都有怎样的技术进步。这也是真正的问题。在这里特指晶体管的设计和材料。 1引言 在摩尔定律的指导下，集成电路的制造工艺一直在往前演进。得意于这几年智能手机的流行，大家对节点了解甚多。例如40nm、28nm、20nm、16nm等等，要知道的这些节点的真正含义，首先要解析一下技术节点的意思。 常听说的，诸如，台积电16nm工艺的NvidiaGPU、英特尔14nm工艺的i5CPU等等，这个长度的含义，具体的定义需要详细的给出晶体管的结构图才行。在早期，可以姑且认为是相当于晶体管的尺寸。 为什么这个尺寸重要呢。因为晶体管的作用，是把电子从一端（S），通过一段沟道，送到另一端（D），这个过程完成了之后，信息的传递就完成了。因为电子的速度是有限的，在现代晶体管中，一般都是以饱和速度运行的，所以需要的时间基本就由这个沟道的长度来决定。越短，就越快。这个沟道的长度，和前面说的晶体管的尺寸，大体上可以认为是一致的。但是二者有区别，沟道长度是一个晶体管物理的概念，而用于技术节点的那个尺寸，是制造工艺的概念，二者相关，但是不相等。 在微米时代，一般这个技术节点的数字越小，晶体管的尺寸也越小，沟道长度也就越小。但是在22nm节点之后，晶体管的实际尺寸，或者说沟道的实际长度，是长于这个数字的。比方说，英特尔的14nm的晶体管，沟道长度其实是20nm左右。 根据现在的了解，晶体管的缩小过程中涉及到三个问题，分别是： 第一，为什么要把晶体管的尺寸缩小，以及是按照怎样的比例缩小的。这个问题就是在问，缩小有什么好处。 第二，为什么技术节点的数字不能等同于晶体管的实际尺寸�；蛘咚�，在晶体管的实际尺寸并没有按比例缩小的情况下，为什么要宣称是新一代的技术节点。这个问题就是在问，缩小有什么技术困难。 第三，晶体管具体如何缩小。也就是，技术节点的发展历程是怎样的。在每一代都有怎样的技术进步。这也是题主所提的真正的问题。在这里特指晶体管的设计和材料。 2工艺节点演变路径分析 2.1缩小晶体管的尺寸 第一个问题，因为晶体管尺寸越小，速度就越快。这个快是可以直接解释为基于晶体管的集成电路芯片的性能上去的。以微处理器CPU为例，见图1，来源是40YearsofMicroprocessorTrendData。 图1的信息量很大，这里相关的是绿色的点，代表CPU的时钟频率，越高当然越快�？梢钥闯鲋钡�2004年左右，CPU的时钟频率基本是指数上升的，背后的主要原因就是晶体管的尺寸缩小。 另外一个重要的原因是，尺寸缩小之后，集成度（单位面积的晶体管数量）提升，这有多个好处。一来可以增加芯片的功能，二来更重要的是，根据摩尔定律，集成度提升的直接结果是成本的下降。这也是为什么半导体行业50年来如一日地追求摩尔定律的原因，因为如果达不到这个标准，你家的产品成本就会高于能达到这个标准的对手，你家就倒闭了。 图1微处理器芯片的发展趋势 还有一个原因是晶体管缩小可以降低单个晶体管的功耗，因为缩小的规则要求，同时会降低整体芯片的供电电压，进而降低功耗。但是有一个重要的例外，就是从物理原理上说，单位面积的功耗并不降低。因此这成为了晶体管缩小的一个很严重的问题，因为理论上的计算是理想情况，实际上，不仅不降低，反而是随着集成度的提高而提高的。在2000年的时候，人们已经预测，根据摩尔定律的发展，如果没有什么技术进步的话，晶体管缩小到2010年时，其功耗密度可以达到火箭发动机的水平，这样的芯片当然是不可能正常工作的。即使达不到这个水平，温度太高也会影响晶体管的性能。 事实上，业界现在也没有找到真正彻底解决晶体管功耗问题的方案，实际的做法是一方面降低电压（功耗与电压的平方成正比），一方面不再追求时钟频率。因此在图1中，2005年以后，CPU频率不再增长，性能的提升主要依靠多核架构。这个被称作“功耗墙”，至今仍然存在，所以你买不到5GHz的处理器，4G的都几乎没有。 以上是三个缩小晶体管的主要诱因�？梢钥闯觯际侵亓考兜奶嵘阅�、功能、降低成本的方法，所以业界才会一直坚持到现在。那么是怎样缩小的呢。物理原理是恒定电场，因为晶体管的物理学通俗地说，是电场决定的，所以只要电场不变，晶体管的模型就不需要改变，这种方式被证明效果最佳，被称为DennardScaling，提出者是IBM。 电场等于电压除以尺寸。既然要缩小尺寸，就要等比降低电压。如何缩小尺寸。简单将面积缩小到原来的一半。面积等于尺寸的平方，因此尺寸就缩小大约0.7。如果看一下晶体管技术节点的数字[3]：130nm、90nm、65nm、45nm、32nm、22nm、14nm、10nm、7nm（5nm），会发现是一个大约为0.7为比的等比数列，就是这个原因。当然，前面说过，在现在，这只是一个命名的习惯，跟实际尺寸已经有差距了。 2.2节点的数字不能等同于晶体管的实际尺寸 第二个问题，为什么现在的技术节点不再直接反应晶体管的尺寸呢。原因也很简单，因为无法做到这个程度的缩小了。有三个主要的原因。 首先，原子尺度的计量单位是安，为0.1nm。10nm的沟道长度，也就只有不到100个硅原子而已。晶体管本来的物理模型这样的：用量子力学的能带论计算电子的分布，但是用经典的电流理论计算电子的输运。电子在分布确定之后，仍然被当作一个粒子来对待，而不是考虑它的量子效应。因为尺寸大，所以不需要。但是越小，就越不行了，就需要考虑各种复杂的物理效应，晶体管的电流模型也不再适用。 其次，即使用经典的模型，性能上也出了问题，这个叫做短沟道效应，其效果是损害晶体管的性能。短沟道效应其实很好理解，通俗地讲，晶体管是一个三个端口的开关。前面已经说过，其工作原理是把电子从一端（源端）弄到另一端（漏端），这是通过沟道进行的，另外还有一个端口（栅端）的作用是，决定这条沟道是打开的，还是关闭的。这些操作都是通过在端口上加上特定的电压来完成的。 晶体管性能依赖的一点是，必须要打得开，也要关得紧。短沟道器件，打得开没问题，但是关不紧，原因就是尺寸太小，内部有很多电场上的互相干扰，以前都是可以忽略不计的，现在则会导致栅端的电场不能够发挥全部的作用，因此关不紧。关不紧的后果就是有漏电流，简单地说就是不需要、浪费的电流。这部分电流可不能小看，因为此时晶体管是在休息，没有做任何事情，却在白白地耗电。目前，集成电路中的这部分漏电流导致的能耗，已经占到了总能耗的接近半数，所以也是目前晶体管设计和电路设计的一个最主要的目标。 最后，集成电路的制造工艺也越来越难做到那么小的尺寸了。决定制造工艺的最小尺寸的东西，叫做光刻机[5]。它的功能是，把预先印制好的电路设计，像洗照片一样洗到晶片表面上去，在我看来就是一种Bug级的存在，因为吞吐率非常地高。否则那么复杂的集成电路，如何才能制造出来呢。比如英特尔的奔腾4处理器，据说需要30多还是40多张不同的设计模板，先后不断地曝光，才能完成整个处理器的设计的印制。 但是光刻机，顾名思义，是用光的，当然不是可见光，但总之是光。而稍有常识就会知道，所有用光的东西，都有一个本质的问题，就是衍射。光刻机不例外。因为这个问题的制约，任何一台光刻机所能刻制的最小尺寸，基本上与它所用的光源的波长成正比。波长越小，尺寸也就越小，这个道理是很简单的。目前的主流生产工艺采用荷兰艾斯摩尔生产的步进式光刻机，所使用的光源是193nm的氟化氩（ArF）分子振荡器产生的，被用于最精细的尺寸的光刻步骤。 相比之下，目前的最小量产的晶体管尺寸是20nm（14nmnode），已经有了10倍以上的差距。为何没有衍射效应呢。答案是业界十多年来在光刻技术上投入了巨资，先后开发了各种魔改级别的技术，诸如浸入式光刻（把光程放在某种液体里，因为光的折射率更高，而最小尺寸反比于折射率）、相位掩模（通过180度反向的方式来让产生的衍射互相抵消，提高精确度）等等，就这样一直撑到了现在，支持了60nm以来的所有技术节点的进步。 又为何不用更小波长的光源呢。答案是，工艺上暂时做不到。高端光刻机的光源，是世界级的工业难题。以上就是目前主流的深紫外曝光技术（DUV）。业界普遍认为，7nm技术节点是它的极限了，甚至7nm都不一定能够做到量产。下一代技术仍然在开发之中，被称为极紫外（EUV），其光源降到了13nm。但是，因为在这个波长，已经没有合适的介质可以用来折射光，构成必须的光路了，因此这个技术里面的光学设计，全部是反射，而在如此高的精度下，设计如此复杂的反射光路，本身就是难以想象的技术难题。 这还不算什么，此问题已经能被克服了。最难的还是光源，虽然可以产生所需的光线，但是强度远低于工业生产的需求，造成EUV光刻机的晶圆产量达不到要求，换言之拿来用就会赔本。一台这种机器，就是上亿美元。所以EUV还属于未来。由于以上三个原因，其实很早开始就导致晶体管的尺寸缩小进入了深水区，越来越难。到了22nm之后，芯片已经无法按比例缩小了。因此，就没有再追求一定要缩小，反而是采用了更加优化的晶体管设计，配合上CPU架构上的多核多线程等一系列技术，继续为消费者提供相当于更新换代了的产品性能。因为这个原因，技术节点的数字仍然在缩小，但是已然不再等同于晶体管的尺寸，而是代表一系列构成这个技术节点的指标的技术和工艺的总和。 2.3晶体管缩小过程中面对的问题 第三个问题，技术节点的缩小过程中，晶体管的设计是怎样发展的。首先搞清楚，晶体管设计的思路是什么。主要的无非两点：第一提升开关响应度，第二降低漏电流。 图2晶体管漏电流-栅电压的关系图 为了讲清楚这个问题，最好的方法是看图2。晶体管物理特性图，基本上搞清楚一张就足够了，就是漏电流-栅电压的关系图，比如下面这种：横轴代表栅电压，纵轴代表漏电流，并且纵轴一般是对数坐标。 前面说过，栅电压控制晶体管的开关。可以看出，最好的晶体管，是那种能够在很小的栅电压变化内，一下子就从完全关闭（漏电流为0），变成完全打开（漏电流达到饱和值），也就是虚线。这个性质有多方面的好处，接下来再说。 显然这种晶体管不存在于这个星球上。原因是，在经典的晶体管物理理论下，衡量这个开关响应能力的标准，叫做SubthresholdSwing（SS），有一个极限值，约为60mV/dec。英特尔的数据上，最新的14nm晶体管，这个数值大概是70mV/dec左右。并且，降低这个值，和降低漏电流、提升工作电流（提高速度）、降低功耗等要求，是等同的，因为这个值越低，在同样的电压下，漏电流就越低。而为了达到同样的工作电流，需要的电压就越低，这样等同于降低了功耗。所以说这个值是晶体管设计里面最重要的指标，不过分。 围绕这个指标，以及背后的晶体管性能设计的几个目标，大家都做了哪些事情呢。 先看工业界，毕竟实践是检验真理的唯一标准。下面的记忆，和节点的对应不一定完全准确，但具体的描述应该没错：65nm引入Gestrained的沟道。strain原理是通过在适当的地方掺杂一点点的锗到硅里面去，锗和硅的晶格常数不同，因此会导致硅的晶格形状改变，而根据能带论，这个改变可以在沟道的方向上提高电子的迁移率，而迁移率高，就会提高晶体管的工作电流。而在实际中，人们发现，这种方法对于空穴型沟道的晶体管（pmos），比对电子型沟道的晶体管（nmos），更加有效。 图3基本的晶体管结构 2.4里程碑的突破，45nm引入高K值的绝缘层 （1）45nm引入了高k值绝缘层/金属栅极的配置。这个也是一个里程碑的成果，曾经有一位教授，当年是在英特尔开发了这项技术的团队的主要成员之一，因此对这一点提的特别多，耳濡目染就记住了。 这是两项技术，但其实都是为了解决同一个问题：在很小的尺寸下，如何保证栅极有效的工作。前面没有细说晶体管的结构，见图3。 图3是一个最基本的晶体管的结构示意图，现在的晶体管早就不长这样了，但是任何半导体物理都是从这儿开始讲起的，所以这是“标配版”的晶体管，又被称为体硅（bulk）晶体管。gate就是栅。其中有一个oxide，绝缘层，前面没有提到，但是却是晶体管所有的构件中，最关键的一个。它的作用是隔绝栅极和沟道。因为栅极开关沟道，是通过电场进行的，电场的产生又是通过在栅极上加一定的电压来实现的，但是欧姆定律告诉我们，有电压就有电流。如果有电流从栅极流进了沟道，那么还谈什么开关，早就漏了。 所以，需要绝缘层。为什么oxide（ordielectric）而不是insulator。因为最早的绝缘层就是和硅非常自然地共处的二氧化硅，其相对介电常数（衡量绝缘性的，越高，对晶体管性能来说越好）约是3.9。一个好的绝缘层是晶体管的生命线。但是要说明，硅天然就具有这么一个性能超级好的绝缘层，对于半导体工业来说，是一件有历史意义的幸运的事情。有人曾经感慨，上帝都在帮助人类发明集成电路，首先给了那么多的沙子（硅晶圆的原料），又给了一个完美的自然绝缘层。所以至今，硅极其难被取代。一个重要原因就是，作为制造晶体管的材料，其综合性能太完美了。 二氧化硅虽好，在尺寸缩小到一定限度时，也出现了问题。缩小尺寸的过程中，电场强度是保持不变的，在这样的情况下，从能带的角度看，因为电子的波动性，如果绝缘层很窄很窄的话，那么有一定的几率电子会发生隧穿效应而越过绝缘层的能带势垒，产生漏电流�？梢韵胂笪┕欢卤茸约焊叩那�。这个电流的大小和绝缘层的厚度，以及绝缘层的“势垒高度”成负相关。因此厚度越小，势垒越低，这个漏电流越大，对晶体管越不利。 但是在另一方面，晶体管的开关性能、工作电流等等，都需要拥有一个很大的绝缘层电容。实际上，如果这个电容无限大的话，会达到理想化的60mV/dec的SS极限指标。这里说的电容都是指单位面积的电容。这个电容等于介电常数除以绝缘层的厚度。显然，厚度越小，介电常数越大，对晶体管越有利。 可以看出，已经出现了一对设计目标上的矛盾，那就是绝缘层的厚度要不要继续缩小。实际上在这个节点之前，二氧化硅已经缩小到了不到2nm的厚度，也就是十几个原子层的厚度，漏电流的问题已经取代了性能的问题，成为头号大敌。于是聪明绝顶的人类，开始想办法。人类很贪心的，既不愿意放弃大电容的性能增强，又不愿意冒漏电的风险。于是人类说，如果有一种材料，介电常数很高，同时能带势垒也很高，那么是不是就可以在厚度不缩小的情况下（�；ぢ┑缌鳎�，继续提升电容（提高开关性能）。 于是大家就开始找，找了许多种奇奇怪怪的材料，终于最后经过验证，确定使用一种名为HfO2的材料。这个元素我以前听都没有听过。这个就叫做high-k，这里的k是相对介电常数（相对于二氧化硅的而言）。当然，这个工艺的复杂程度，远远超过这里描述的这么简单。具备high-k性质的材料很多，但是最终被采用的材料，一定要具备许多优秀的电学性质。 因为二氧化硅真的是一项非常完美的晶体管绝缘层材料，而且制造工艺流程和集成电路的其它制造步骤可以方便地整合，所以找到这样一项各方面都符合半导体工艺制造的要求的高性能绝缘层材料，是一件了不起的工程成就。 图4三栅极晶体管结构 至于金属栅，是与high-k配套的一项技术。在晶体管的最早期，栅极是用铝制作，后来经过发展，改用重掺杂多晶硅制作，因为工艺简单，性能好。到了high-k这里，大家发现，high-k材料有两个副作用，一是会莫名其妙地降低工作电流，二是会改变晶体管的阈值电压。阈值电压就是把晶体管的沟道打开所需要的最小电压值，这个值是非常重要的晶体管参数。 这个原理不细说了，主要原因是，high-k材料会降低沟内的道载流子迁移率，并且影响在界面上的费米能级的位置。载流子迁移率越低，工作电流就越低，而所谓的费米能级，是从能带论的图像上来解释半导体电子分布的一种分析方法，简单地说，它的位置会影响晶体管的阈值电压。这两个问题的产生，都和high-k材料内部的偶极子分布有关。偶极子是一端正电荷一端负电荷的一对电荷系统，可以随着外加电场的方向而改变自己的分布，high-k材料的介电常数之所以高的原因，就跟内部的偶极子有很大关系。所以这是一把双刃剑。 于是人类又想，就想到了用金属做栅极，因为金属有一个效应叫做镜像电荷，可以中和掉high-k材料的绝缘层里的偶极子对沟道和费米能级的影响。这样一来就两全其美。至于这种或这几种金属究竟是什么，除了掌握技术的那几家企业之外，外界没有人知道，是商业机密。于是摩尔定律再次胜利。 （2）32nm第二代的high-k绝缘层/金属栅工艺。因为45nm英特尔取得了巨大的成功（在很多晶体管、微处理器的发展图上，45nm这一代的晶体管，会在功耗、性能等方面突然出现一个较大的进步标志），32nm时候继续在基础上改换更好的材料，继续了缩小尺寸的老路。当然，前代的Gestrain工艺也是继续使用的。 （3）22nmFinFET（英特尔成为Tri-gate）三栅极晶体管。 这一代的晶体管，在架构上进行了一次变革。变革的最早设计可以追溯到伯克利的胡正明教授2000年左右提出的三栅极和环栅晶体管物理模型，后来被英特尔变为了现实。 图4是FinFET一般模型。它的实质上是增加了一个栅极。直观地说，如果看回前面的那张“标配版”的晶体管结构图的话，在尺寸很短的晶体管里面，因为短沟道效应，漏电流是比较严重的。而大部分的漏电流，是通过沟道下方的那片区域流通的。沟道在图上并没有标出来，是位于氧化绝缘层以下、硅晶圆表面的非常非常薄（1～2nm）的一个窄窄的薄层。沟道下方的区域被称为耗尽层，就是大部分的浅色区域。 图5SOI（绝缘层上硅）晶体管结构 图6FinFET晶体管结构 2.5聪明的IBM，天才的英特尔。 于是有人就开始想啊，既然电子是在沟道中运动，那么我为何非要在沟道下面留有这么一大片耗尽层呢。当然这是有原因的，因为物理模型需要这片区域来平衡电荷。但是在短沟道器件里面，没有必要非要把耗尽层和沟道放在一起，等着漏电流白白地流过去。于是有人（IBM）开了一个脑洞：把这部分硅直接拿掉，换成绝缘层，绝缘层下面才是剩下的硅，这样沟道就和耗尽层分开了，因为电子来源于两极，但是两极和耗尽层之间，被绝缘层隔开了，这样除了沟道之外，就不会漏电了。比如图5这样。这个叫做SOI（绝缘层上硅）[10]，虽然没有成为主流，但是因为有其优势，所以现在还有制造厂在搞。 有人（英特尔）又想了，既然都是拿掉耗尽层的硅，插入一层氧化层，那么为什么非要放上一堆没用的硅在下面，直接在氧化层底下，再弄一个栅极，两边夹着沟道，岂不是更好。看看IBM，是否有雄心。但是英特尔还觉得不够，又想，既然如此，有什么必要非得把氧化层埋在硅里面。把硅弄出来，周围像三明治一样地被包裹上绝缘层，外面再放上栅极，岂不是更加优化。于是就有了FinFET，图6这种。FinFET胜出在于，不仅大大降低了漏电流，而且因为有多一个栅极，这两个栅极一般都是连在一起的，因此等于大大地增加了前面说过的那个绝缘层电容，也就是大大地提升了晶体管的开关性能。所以又是一次革命式的进步。 图714nmFinFET结构 这个设计其实不难想到，难的是，能够做到。为什么呢。因为竖起来的那一部分硅，也就是用作沟道的硅，太薄了，只有不到10nm，不仅远小于晶体管的最小尺寸，也远小于最精密的光刻机所能刻制的最小尺寸。于是如何把这个Fin给弄出来，还得弄好，成了真正的难题。 英特尔的做法是很聪明的，解释起来需要很多张工艺流程图。但是基本原理是，这部分硅不是光刻出来的，而是长出来的。它先用普通精度的光刻刻出一堆架子，然后再沉淀一层硅，在架子的边缘就会长出一层很薄的硅，然后再用选择性的刻蚀把多余的材料弄走，剩下的就是这些立着的、超薄的硅Fin了。当时说出这套方法的时候，彻底绝了。14nm继续FinFET。接着是英特尔的14nm晶体管的SEM横截面图，大家感受一下，Fin的宽度只有平均9nm。当然了，在所有的后代的技术节点中，前代的技术也是继续整合采用的。所以现在，在业界和研究中，一般听到的晶体管，都被称作high-k/metalgateGe-strained14nmFinFET（图7），整合了多年的技术精华。 2.6为摩尔定律的延续而奋斗 而在学术界，近些年陆续搞出了各种异想天开的新设计，比如隧穿晶体管、负电容效应晶体管、碳纳米管等等。所有这些设计，基本是四个方向，材料、机理、工艺、结构。而所有的设计方案，其实可以用一条简单的思路概括，就是前面提到的那个SS值的决定公式，里面有两项相乘组成： （Forthisexpression.Thefirsttermcouldbeseenaselectrostatics,thesecondtermcouldbeseen astransport.Thisisnotaveryphysicallystrictwaytodescribe,butitprovidesaconvenientpictureofvariouswaystoimprovetransistorproperties.） 因此，改进要么是改善晶体管的静电物理（electrostatics），这是其中一项，要么改善沟道的输运性质（transport），这是另一项。而晶体管设计里面，除了考虑开关性能之外，还需要考虑另一个性能，就是饱和电流问题。很多人对这个问题有误解，以为饱不饱和不重要，其实电流能饱和才是晶体管能够有效工作的根本原因，因为不饱和的话，晶体管就不能保持信号的传递，因此无法携带负载，换言之只中看，不中用，放到电路里面去，根本不能正常工作的。 举个例子，有段时间石墨烯晶体管很火，石墨烯作沟道的思路是第二项，就是输运，因为石墨烯的电子迁移率远远地完爆硅。但直到目前，石墨烯晶体管还没有太多的进展，因为石墨烯有个硬伤，就是不能饱和电流。但是，去年貌似听说有人能做到调控石墨烯的能带间隙打开到关闭，石墨烯不再仅仅是零带隙，想来这或许会在晶体管材料方面产生积极的影响。 在2016年的IEDM会议上，台积电已经领先英特尔，发布了7nm技术节点的晶体管样品，而英特尔已经推迟了10nm的发布。当然，两者的技术节点的标准不一样，台积电的7nm其实相当于英特尔的10nm，但是台积电率先拿出了成品。三星貌似也在会上发表了自己的7nm产品�？梢钥闯觯Χ扇肥捣呕毫�。22nm是在2010年左右出来的，到了2017年现在，技术节点并没有进步到10nm以下。 而且2016年，ITRS已经宣布不再制定新的技术路线图，换言之，权威的国际半导体机构已经不认为，摩尔定律的缩小可以继续下去了。这就是技术节点的主要现状。 3结语 技术节点不能进步，是不是一定就是坏事。其实不一定。28nm这个节点，其实不属于前面提到的标准的dennardscaling的一部分，但是这个技术节点，直到现在，仍然在半导体制造业界占据了很大的一块市场份额。台积电、中芯国际等这样的大代工厂，都是在28nm上玩得很转的。为何，因为这个节点被证明是一个在成本、性能、需求等多方面达到了比较优化的组合的一个节点，很多芯片产品，并不需要使用过于昂贵的FinFET技术，28nm能够满足自己的需求。 但是有一些产品，比如主流的CPU、GPU、FPGA、memory等，其性能的提升有相当一部分是来自于芯片制造工艺的进步。所以再往后如何继续提升这些产品的性能，是很多人心中的问号，也是新的机会。
导电橡胶通常是指体积电阻在10的9次欧姆厘米以内，由于橡胶是优良的绝缘体，体积电阻大于10的14次左右。导电橡胶分为防静电级别导电橡胶，体积电阻在10的5次至10的9次方之间，导电炭黑填充的导电橡胶，体积电阻通�？杀３衷诩盖罚踔粮偷揭欢倥�，再低低于50欧姆厘米的已经是难度非常大。当体积电阻低于10欧姆厘米以下时，导电橡胶即具有电磁屏蔽功能。下文讲的即是体积电阻在10欧姆厘米以下，主要用于电磁屏蔽场合。 导电橡胶是否真的能导电? 依据电流、电压和电阻的关系，只有电压降时，总是会存在一定电流流动，只是电流太小，人感觉不到。导电橡胶的体积电阻相对金属还是很大，依据体积电阻与距离成反比的关系，距离越长，阻值越大。在医用电极上，导电橡胶已经被广泛应用，此时导电橡胶电极较薄，一般是在1mm以下，电极只是在上下二个面接触，即距离只有1mm，这时导电橡胶是完全通电的。 导电橡胶是将玻璃镀银、铝镀银、银等导电颗粒均匀分布在硅橡胶中，通过压力使导电颗粒接触，达到良好的导电性能。在商业上都有应用。其主要作用是密封和电磁屏蔽。产品可以模压或挤出成形，有片装或其他的冲切形状可供选择。屏蔽性能高达120dB（10GHz）。分为CONSIL-NC（石墨镀镍填硅橡胶）CONSIL-V（银填充硅橡胶挤出衬垫）CONSIL-A（铝镀银填硅橡胶）CONSIL-N（镍镀银填硅橡胶）CONSIL-C（铜镀银填硅橡胶）SC-CONSIL（石墨填硅橡胶CONSIL-R（纯银填硅橡胶）CONSIL-II（银填硅橡胶模制衬垫）等。
全球市场研究机构TrendForce表示，第三季受俄乌战争、中国封城、通膨压力与客户库存调节等负面因素影响，导致全球IC设计产业营收动能下滑，2022年第三季全球十大IC设计业者营收达373.8亿美元，季减5.3%。高通仍居产业龙头之位，博通由于高阶网通芯片销售情况良好，超车NVIDIA（英伟达）与AMD（超微）至排名第二，NVIDIA与AMD因个人电脑与挖矿需求疲弱，排名分别下滑至第三与第四。 高通手机业务处理器与5G数据机芯片销售较第二季成长，加上车用部门与业界扩大合作，两大产品部门营收分别季增6.8%与22.0%，弥补射频前端芯片营收衰退，带动第三季营收达99亿美元，季增5.6%，稳居全球第一。博通半导体解决方案销售表现不俗，高阶网通市场稳定需求推动下，营收达69.4亿美元，季增6.8%，收购云端运算业者VMware（威睿）仍在审查阶段，若收购完成后有机会挑战第一位置。 NVIDIA资料中心与车用业务皆有成长，但仍难弥补挖矿市场急冻导致显卡需求疲软的营收冲击，游戏应用与专业视觉化解决方案业务分别季减32.6%与44.5%，本季营收60.9亿美元，季减14.0%。AMD资料中心业务营收季增8.3%，对内部而言首度超过客户端部门的营收表现，然而个人消费电子需求走弱，客户端业务（含桌上型、笔电处理器与芯片组）营收骤减52.5%，本季整体营收55.7亿美元，季减15.0%。 Marvell网通产品组合含资料中心、企业专网、汽车等领域，为需求相对稳健市场，营收达15.3亿美元，季增2.5%。本次重回榜上的音讯芯片大厂CirrusLogic（思睿逻辑），是低功耗、高精度混合讯号处理解决方案的领导厂商，即使Android手机市况不佳，但旗舰级Android手机音讯芯片市场导入度再度提高，受惠苹果iPhone14系列大单挹注，整体市况不佳环境营收仍达5.4亿美元，季增37.3%。 台系业者部分，联发科持续受中系品牌手机销售不振与客户库存调整影响，手机、智慧装置平台、电源管理芯片皆呈季减，营收46.8亿美元，季减11.6%，持续以降低库存为首要目标。瑞昱虽网通、车用产品组合销售稳定，但占32%的电脑产品组合市况疲弱，营收9.8亿美元，季减5.5%。联咏受面板减产、客户端库存持续去化影响，系统单芯片与显示驱动芯片两大产品线双双价量齐跌，营收下滑至6.4亿美元，季衰退39.9%，为降幅最大业者。中国韦尔半导体CMOS影像感测器、触控暨显示驱动芯片、类比芯片等产品以手机为主要应用，受中国封控、手机市况不佳影响，营收5.1亿美元，季减25.8%。 TrendForce表示，IC设计业者受产品组合规划不同，如资料中心、网通、物联网、汽车等产品组合需求稳定，但消费电子、面板、挖矿等需求走弱，终端拉货力道缩手影响，营收互有增减。面对近期低迷市况，第三季半数以上IC设计业者营收均呈现衰退。 展望2022年第四季至2023年第一季，高通膨环境下，年底购物节庆对消费电子的消费动能回升力道有限，加上客户端的高库存仍需时间去化，对IC设计业者来说将是极具挑战的两季，营收呈现季减可能性不低。但各业者皆在产业低谷，持续降低自身库存同时提高现金水位，产品拓展至资料中心、汽车等领域，为日后整体半导体产业再度回温做好准备。 半导体投资锐减，初创芯片公司陷入倒闭潮 据外媒theregister报道，随着经济衰退将投资者对半导体初创公司的天文数字炒作带回现实，一些风险投资支持的公司认为现在是为下一个繁荣时期建设的合适时机，而其他公司则跌跌撞撞并崩溃。 报道指出，半导体初创公司的全球风险投资资金在经历了几年的温和增长后，在2020年和2021年达到了新的高度，但今年的经济现实已经转化为依赖投资者现金生存或发展的私营硅公司的资本大幅减少。 根据PitchBook提供的数据，截至12月5日，2022年全球半导体初创企业的风险投资达到78亿美元。与去年创纪录的145亿美元投资者注入硅公司的资金相比下降了46%，与2020年的103亿美元相比下降了24%。 与此同时，今年全球半导体融资交易数量下降至618笔，与去年记录的771笔交易相比仅下降了近20%，实际上比2020年的511笔融资高出近21%. 投资者审查增加，给一些初创企业带来更大风险 私人投资者和芯片设计师RutaBelwalkar告诉TheRegister，今年经济活动放缓增加了投资者对半导体初创企业生存能力的审查。 虽然芯片公司的门槛一直高于软件初创公司，因为他们是资本密集型的，但投资者的钱以前更容易获得。 “但现在具体来说，他们要问的是，‘你有客户吗？你的第一个芯片流片了吗？你有未来几代人的路线图吗？’”Belwalkar说。 Belwalkar指的是无晶圆厂芯片设计公司，它们需要筹集足够的资金来雇用人员、设计集成电路，然后支付数千万美元用于流片，这是设计过程的最后一步，将光掩模发送给合同芯片制造商（就像台湾的台积电）制造。 今年显然失去了投资者兴趣的一家芯片设计初创公司是Mythic。 这家总部位于德克萨斯州的公司去年筹集了7000万美元，试图通过为边缘AI用例设计模拟芯片脱颖而出，但根据11月的一份报告，它在能够产生收入之前就耗尽了风险投资资金，这个消息由一名高级管理人员于11月发布，但该公司的高官拒绝进一步置评。 Belwalkar表示，如果其他芯片设计初创公司很快遭遇类似的倒闭，她不会感到惊讶，因为他们没有足够快地从研发过渡到商业化。 “现在，如果一家初创公司没有办法在明年生存下来，并且他们无法在明年年中筹集到资金，那么他们可能会用完钱。我并不是说他们的IP不好或其他什么.只是有很高的机会。在团队中维持这么多人，这很艰难，“她说。 或者，如果有感兴趣的买家，一家初创公司最终可能会被收购。 然而，根据PitchBook分析师布伦丹·伯克(BrendanBurke)最近关于AI芯片初创公司状况的一份报告，对并购交易以及现有半导体公司开发能力的监管审查力度加大，可能会削弱这种兴趣。 Burke正在谈论西方监管机构的反对意见，这些反对意见扼杀了英伟达今年早些时候以660亿美元收购Arm的出价，以及英特尔和AMD在过去几年中分别进行的收购——分别是HabanaLabs和Xilinx——这提高了他们各自的AI芯片能力. 在一个领域，芯片初创公司可能会看到更多的并购兴趣，那就是汽车。因为与专注于汽车的芯片公司相比，AMD和Nvidia等规模较大的公司缺乏一些能力。 Burke说：“市场规模鼓励初创公司在这个市场下大赌注，以从以英飞凌、恩智浦和瑞萨为首的汽车芯片制造商手中夺取市场份额。” 商业化有人磕磕绊绊，有人挺胸前进 即使一家半导体初创公司开始向客户销售产品，也不能保证未来的成功，当经济不景气时，这一现实会变得更加明显。 Graphcore是一家资金充足的总部位于英国布里斯托尔的AI芯片初创公司，旨在与Nvidia竞争，据报道，在失去与微软的关键交易后，由于其他财务困境，今年其私人估值被削减了10亿美元�！短┪钍勘ā吩�10月份报道说，虽然Graphcore去年的收入略有增长，达到500万美元，但公司的亏损也同样增加到1.85亿美元。该报补充说，这些困境促使Graphcore今年裁员约170人。 Graphcore在给到时代周刊的一份声明中表示：“Graphcore拥有大量现金储备并且处于有利位置……然而宏观经济背景极具挑战性。这意味着围绕我们的优先事项做出一些艰难但必要的决定，以使我们在2023年处于可持续增长的最佳位置�！� 由两位专注于AI的风险资本家撰写的2022年AI现状报告强调了小型AI芯片公司与Nvidia竞争的困难，表明GPU在AI研究论文中的引用率是Graphcore、英特尔HabanaLabs部门芯片其他三家资金雄厚的初创公司（CerebrasSystems、SambaNova和Cambricon）的90倍。在规模较小的Nvidia竞争对手中，Graphcore在2021年和2022年的研究论文中被引用次数最多。 硅谷晶圆级AI芯片公司CerebrasSystems的首席执行官AndrewFeldman告诉TheRegister说：“我们有多年的经验，我们有很多付费客户，这是我认为其他人所不具备的�！� Feldman拒绝讨论他自己公司的财务数据，但他表示，客户“逐年”购买了更多的系统。他补充说，这家初创公司在接下来的六到九个月内不必再筹集一轮资金。 “你怎么知道你在艰难的市场中什么时候做得好？那就是在当你的客户购买更多，当你有更多的客户，当你为他们解决真正困难的问题时，”他说。 对于某些人来说，现在是构建的最佳时机 Cerebras并不是唯一一家在经济低迷时期对未来充满信心的风险投资支持的硅公司，对于两家初创公司而言，一个主要原因是他们计划如何利用半导体领域的两种增长趋势。 其中之一是Eliyan。这家硅谷初创公司在11月宣布，它已经筹集了4000万美元的资金，以将其芯片到芯片互连技术商业化，该公司声称这将使chiplet设计——越来越多地被业界接受为设计芯片的卓越方式——更多比先进的封装解决方案经济高效。 Eliyan的首席执行官RaminFarjadrad告诉TheRegister，随着经济对半导体公司利润率的拖累，对其解决方案的需求增加了，因为它可以帮助他们在未来节省小芯片制造成本。 “作为我们技术的一部分，我们通过消除先进封装提供的关键之一是改善这些类型产品的总体成本，”他说。 Farjadrad说，当前的经济低迷还带来了其他好处。随着行业需求降温，Farjadrad说他已经能够以更少的钱更快地获得某些材料。随着今年早些时候半导体股票的下跌，劳动力市场的竞争变得不那么激烈，这使得Eliyan更容易从大公司聘请技术人才。 “甚至在六个月前，我们可能还难以从大公司挖到真正优秀的人才，因为他们的[限制性股票单位]很高等等，”他说�！暗衷冢庖菀椎枚�。人们甚至主动找我们，所以我们不必花那么多钱来招聘。” AsteraLabs也处于招聘狂潮之中，尽管这家半导体初创公司最初并不打算作为一家私人控股公司这样做更长时间。那是因为它曾希望在年底前上市，然后又决定不上市。 相反，AsteraLabs今年从投资者那里筹集了另一轮融资，价值1.5亿美元，估值增加了两倍多，达到32亿美元，这与2022年科技公司估值大幅下降的趋势背道而驰。 AsteraLabs的首席执行官兼创始人JitendraMohan告诉TheRegister，这家硅谷公司不需要筹集更多资金，因为它已经产生了“巨大的收入”并且拥有良好的资产负债表。 然而，AsteraLabs及其投资者认为该公司正处于重大机遇的风口浪尖，因为它正在开发芯片架构，允许超大规模和云客户利用ComputeExpressLink。CXL是在新的基于英特尔和AMD的服务器中引入的标准，除其他外，它将实现更便宜、更灵活和更大的DRAM配置以及内存池。 “我们发现自己在CXL上处于领先地位。我们的投资者和我们一起审视了这家公司并说，‘看，是时候踩油门了’，”他说。 收录于合集#半导体产业 176个 上一篇碳化硅单晶衬底加工技术现状及发展趋势
当地时间2月15日，德州仪器（TI）宣布，将在美国犹他州李海(Lehi)建造第二座300mm晶圆厂。德州仪器计划在犹他州李海建造第二座300毫米半导体晶圆制造厂，这是该公司在犹他州110亿美元投资的一部分。 报道称，新工厂将位于德州仪器现有300毫米半导体晶圆厂LFAB厂的旁边，第二座工厂建成后，将与现有的工厂合并，并最终作为一家工厂运营。新的晶圆厂将为德州仪器额外创造约800个工作岗位，以及数千个间接就业岗位。 新工厂预计将于2023年下半年开始建设，最早将于2026年投产。新工厂的成本包含在TI此前宣布的扩大制造能力的资本支出计划中，并将与TI现有的300毫米晶圆厂形成互补晶圆厂， 据悉，德州仪器于2021年收购了位于李海的12英寸晶圆厂LFAB，于2022年底投入生产，可支持65nm和45nm生产技术制造模拟和嵌入式处理芯片，产品可应用于可再生能源、电动汽车、太空望远镜等领域。据官网介绍，德州仪器对李海LFAB工厂的投资将达到约30亿至40亿美元。 更多新闻 #机构：2023年全球半导体营收衰退5.3% 据联合新闻网报道，研究机构国际数据信息（IDC）预期，受库存调整及需求疲软影响，2023年全球半导体总营收将衰退5.3%。 IDC全球半导体与赋能科技研究集团总裁MarioMorales日前表示，库存调整自2022年上半年开始，并延续到2022年下半年，预期将于2023年上半年落底。 Morales预估2023年全球半导体总营收将年减5.3%，前三季度均较去年有所减少，第四季有所增长。其中，2023年物联网市场恐将衰退3.1%，数据中心市场将下滑5.5%，储存市场将衰退达23.8%。但汽车与通信市场可望上升，将分别增长2.1%及1.3%。 晶圆代工方面，营收表现将相对平稳，预估将小幅衰退1.8%。Morales表示，台积电因在先进制程技术具领先地位，表现可望优于半导体产业水平。 Morales预估，2024年晶圆代工营收可望增长18.6%至1438亿美元，2026年将逼近1947亿美元规模。 #捷捷微电：公司超结MOS已量产 主要应用于高压应用领域 2月15日，捷捷微电在投资者互动平台上表示，公司目前在新能源汽车领域应用的产品销售占比还不是很高，在新能源汽车方面，有部分TVS产品用于充电桩上，主要是提供安全�；�。另外，公司超结MOS已量产，主要应用于高压应用领域，有充电器电源、工业电源、充电桩、车载OBC、光伏储能等。 另据了解，捷捷微电8寸产线“高端功率半导体器件产业化项目”（一期）基础设施及配套等建设已完成，二期设备也在逐步投入中。目前一期进度符合预期，试生产的产品良率也在预期内。 #看好氮化镓市场 德州仪器拟扩大日本福岛工厂产能 德州仪器(TI)日本负责人SamuelVicari日前接受日经新闻专访，透露将扩大在日氮化镓晶圆产能。 Vicari表示，“虽然整体市场放缓是事实，但我们涵盖的一些市场仍然表现良好，例如汽车。对工业机器人和自动化以提高（供应网络）效率的需求也很强劲。这些应用需要成熟制程产品，供需仍然紧张。” Vicari透露，公司正继续积极投资扩大制造能力，“在以使用200mm晶圆的生产线为中心的日本，我们生产特殊产品（多种产品的小批量生产）。特别是，使用氮化镓(GaN)的产品是一项高需求。我们将主要投资福岛县的会津工厂以扩大产能。我们将缩小目标并投资于重要技术。”
9月8日，宏光半导体发布公告，公司近日与协鑫集团有限公司订立战略合作框架协议，以展开长期战略合作。 根据战略合作框架协议，公司与合作方拟于氮化镓（GaN）功率芯片在新能源领域的应用开展密切合作，包括：(i)合作方或其下属公司将投资公司或公司下属公司的股权，双方建立深度合作；(ii)双方将在境内成立新能源合营公司布局GaN芯片在新能源领域的应用，包括但不限于充电╱换电技术及设备，储能技术及其设施，分布式光伏逆变器等；(iii)公司将向合营公司提供技术支持，共同开发基于矽基功率芯片及第三代半导体之应用产品；及(iv)合作方基于其在新能源产业之领先地位及全面布局，将协助公司及合营公司进入新能源产业供应链市场。 公开资料显示，宏光半导体主要从事半导体产品，包括发光二极管灯珠、新一代半导体氮化镓芯片、GaN器件及其相关应用产品以及快速充电产品的设计、开发、制造、分包服务及销售。 据悉，2021年8月，宏观照明发布公告改名为“宏光半导体”，同时宏光半导体实现了对国内从事第三代半导体GaN芯片一体化生产能力的IDM供应商FastCharging的全资控股，正式跨入第三代半导体时代。 此后，宏光半导体在氮化镓上的布局不断加快。 2022年3月24日，宏光半导体（06908.HK）发布公告，与GUHHoldingsBerhad（3247.KL）订立无法律约束力谅解备忘录，有意在将公司快充电池及氮化镓（GaN）器件产品销售扩展至马来西亚及东南亚，扩大收入来源。同时，与科通芯城集团(00400.HK)签订战略合作协议，意在打通国内芯片销售渠道。3月29日，公司再发公告称全资附属公司徐州金沙江半导体有限公司与GaNSystemsInc.(GaNSystems)于互联网数据中心电力基础设施成功进行首次公开GaN行业实地试验，实现为数据中心节省最高20%的能源消耗的重大突破。 据悉，GUHHoldingsBerhad为马来西亚上市公司，主要从事制造印刷电路板业务。此次合作除了扩展销售市场外，宏光半导体还将为GUH提供电池工厂之建设计划及采购相关设备，并向GUH提供100兆瓦时储能站之全套�？樯璞�。 与此同时，宏光半导体宣布引入重磅客户罗马仕。公司称子公司和罗马仕与鸿智电通各自订立了为期三年的战略合作协议。罗马仕是一家在全球范围内提供高质素移动能源技术的创新科技公司，其主要的产品是移动电源、车用充电器及变压器。另一家合作伙伴，鸿智电通则拥有超过20年的相关芯片设计及技术经验，拥有多项注册专利及知识产权技术，专注于智能能源电池电机的高压快速充电、储能、电池管理系统及电机控制芯片。 这次的合作，将由宏光子公司提供半导体、GaN相关产品及快速充电电池芯片组系统解决方案，鸿智电通提供EPC300X主控芯片，罗马仕负责提供需求和系统方案验证。三者将达成长期稳定的战略合作伙伴关系，有望充分协同各自体系资源和能力，发挥各自优势，加快GaN领域布局，合力创建第三代半导体新格局。 在宏光半导体加速发展的两年时间里，国际半导体产业协会首次颁发的终身成就奖的王宁国博士担任公司非执行董事、中芯国际创始人兼原CEO张汝京担任公司高级顾问，两位高咖位人物的空降入局也使得宏光半导体声名鹊起。 当下以氮化镓（GaN）以及碳化硅（SiC）技术为代表第三代半导体还处于起步阶段，宏光半导体此番布局依旧不算迟，有望成长为半导体行业的“新黑马”。
导电橡胶通常是指体积电阻在10的9次欧姆厘米以内，由于橡胶是优良的绝缘体，体积电阻大于10的14次左右。导电橡胶分为防静电级别导电橡胶，体积电阻在10的5次至10的9次方之间，导电炭黑填充的导电橡胶，体积电阻通�？杀３衷诩盖�，甚至更低到一二百欧，再低低于50欧姆厘米的已经是难度非常大。当体积电阻低于10欧姆厘米以下时，导电橡胶即具有电磁屏蔽功能。下文讲的即是体积电阻在10欧姆厘米以下，主要用于电磁屏蔽场合。 导电橡胶是否真的能导电? 依据电流、电压和电阻的关系，只有电压降时，总是会存在一定电流流动，只是电流太小，人感觉不到。导电橡胶的体积电阻相对金属还是很大，依据体积电阻与距离成反比的关系，距离越长，阻值越大。在医用电极上，导电橡胶已经被广泛应用，此时导电橡胶电极较薄，一般是在1mm以下，电极只是在上下二个面接触，即距离只有1mm，这时导电橡胶是完全通电的。 导电橡胶是将玻璃镀银、铝镀银、银等导电颗粒均匀分布在硅橡胶中，通过压力使导电颗粒接触，达到良好的导电性能。在商业上都有应用。其主要作用是密封和电磁屏蔽。产品可以模压或挤出成形，有片装或其他的冲切形状可供选择。屏蔽性能高达120dB（10GHz）。分为CONSIL-NC（石墨镀镍填硅橡胶）CONSIL-V（银填充硅橡胶挤出衬垫）CONSIL-A（铝镀银填硅橡胶）CONSIL-N（镍镀银填硅橡胶）CONSIL-C（铜镀银填硅橡胶）SC-CONSIL（石墨填硅橡胶CONSIL-R（纯银填硅橡胶）CONSIL-II（银填硅橡胶模制衬垫）等。
在刚刚落幕的2022世界人工智能大会上，瀚博半导体、壁仞科技、天数智芯、寒武纪、地平线等一众国产AI芯片公司纷纷亮出了最新的技术和产品。 与之前不同，今年各企业展示的重点不再局限于芯片产品本身的技术和指标，而是更多地引入了芯片落地场景的演示�？蠢矗⒅匦酒返穆涞赜τ�，已经成为国产AI芯片行业发展的明显趋势。AI芯片赛道火热，玩家众多，其中，有一家出身大厂的低调公司——昆仑芯科技。昆仑芯科技前身为百度智能芯片及架构部，即以前的“百度昆仑”。 9月6日，百度集团执行副总裁沈抖在2022智能经济高峰论坛上透露，昆仑芯3代将于2024年初量产。此前，昆仑芯1、2代已实现量产，并达到数万片规模部署。据一位接近昆仑芯科技的专业人士透露，昆仑芯科技的收入规模去年就已经达到亿级。 作为互联网大厂下场造芯的代表，昆仑芯科技凭什么在国产AI芯片角逐场上杀出重围？从离开百度成立，到即将量产第三代芯片，让我们一窥这家低调潜行的AI芯片公司的成长轨迹。 01.十年韬光养晦，扎实部署数万片 今年6月，昆仑芯科技正式成立一周年。作为一家致力于研发前沿科技的芯片公司，“务实”是昆仑芯科技的基因，其核心团队在芯片技术方面已经有十年的经验积累。2011年起，昆仑芯核心研发团队就开始在百度内部进行AI异构计算方向的探索，CEO欧阳剑更是国内最早参与异构计算与硬件计算加速项目的工程师之一，精通各类计算机体系结构。 百度十余年的业务经验积累，为昆仑芯注入了强大的场景基因。也正因如此，昆仑芯团队更能从AI落地的实际需求出发，按照复杂前沿的人工智能场景需求来迭代架构。欧阳剑曾说：“AI芯片企业必须坚持科技创新、以客户为导向”。AI芯片企业在架构上要创新，要面向产业实际，才有可能在技术和产业化上突出重围。 从2018年至今，昆仑芯的云端AI芯片已经迭代两代，并且实现了数万片的规模落地。昆仑芯1代已经在百度搜索引擎、小度等业务中部署超过两万片，昆仑芯2代也于2021年8月实现量产，且已在互联网、智慧工业、智慧城市、智算中心、智慧交通、科研等领域实现规模部署。 02.“芯”无旁骛，自研核心架构 业界普遍认为，如果一个团队有很强的工业界背景，那么他们的学术能力就会稍弱。但昆仑芯科技是一个特例，他们在芯片顶会HotChips上发表了四篇论文，这一点是国内其他大多数AI芯片团队无法做到的。 2011年，欧阳剑及其团队开始用FPGA做AI加速架构的研发，2017年，他们在HotChips上正式发布了自研的昆仑芯XPU架构。据昆仑芯科技CEO欧阳剑透露，这个X是多样性（diversified）的意思，昆仑芯的XPU架构从设计理念上兼顾了通用性、易用性和高性能。通用性对于技术和产品都非常重要。昆仑芯团队之前做AI场景相关业务时发现，如果为不同的场景专门定制技术，那么技术的生命周期就会非常短。因为定制技术的适用范围窄，不能重复适用。这会浪费研发成本，降低研发效率，也会导致技术积累上的断层。正因如此，昆仑芯XPU架构从设计之初，就并非针对某一特定算法、模型、场景、公司而定制，而是追求通用性、灵活性、易用性。 03.加速落地，非百度业务营收过半 除了在百度的搜索、小度、商业化等场景中不断深耕，昆仑芯科技也一直在探索非百度业务的落地。 去年10月，昆仑芯拿下某省级司法体系千万级智慧检务综合平台项目。此前，昆仑芯AI芯片在湖北宜昌的“超级电脑”上应用部署，该电脑最大算力达51200万亿次/秒。今年3月，昆仑芯科技拿下了北京市实验室服务保障中心的千万级AI大单，助力北京市重点支持的新型研发机构“训练”大模型；9月2日，百度智能云-昆仑芯（盐城）智算中心在江苏盐城上线，算力规模达200P。 近期，昆仑芯科技在生物计算领域也有了新突破。昆仑芯的产品在Alphafold上的测试效果较业界主流方案速度有明显提升，最高可提速10倍。此外，昆仑芯的产品在ESM-1b、MSA-Transformer、Grover等其他经典生物计算模型的测试上也有明显的延时优势。 过去一年，昆仑芯科技积极探索非百度业务的落地，成果颇丰。据相关人士透露，2022上半年，非百度业务的营收在昆仑芯科技整体营收中占比已经过半。这说明昆仑芯科技正在摆脱“产品仅在百度内部使用”的刻板印象，加速外部客户拓展。 公开资料显示，昆仑芯科技在今年6月完成了新一轮融资，但并未透露具体金额。 04.杀出重围后昆仑芯凭什么持续领跑？ 欧阳剑在2022WAIC芯片论坛上说：“从过去10余年的历史来看，无论是云计算还是更早的移动互联、PC、大型机，每一个时代的设备供应商和芯片供应商都会面临重新洗牌。对于创业公司而言，如何才能在宏大的产业方向中，抓住场景和技术创新，构建‘双驱动’模式，这一点很重要�！� 光靠技术和概念，公司无法持续运营，所以场景落地对于AI芯片公司很重要。国产AI芯片只有落地，才能为王。近年来，政策和资本加速推动AI芯片行业向前发展，国产AI芯片市场态势火热，众多玩家开始角逐。凭借十年的技术沉淀和丰富的产业落地，昆仑芯在国产AI芯片角逐场中杀出重围。在今年6月的一周年庆典上，昆仑芯科技发布了“开放坦诚、务实自驱、追求卓越、突破创新、共生共赢”的企业价值观。在行业略显浮躁的背景下，有不少员工表示，“务实”是昆仑芯最明显的特质之一。
深耕半导体硅片、功率器件、射频芯片，依托产业链一体化优势，稳步扩产铸就业绩高增长。立昂微成立于2002年，主营半导体硅片、半导体功率器件、化合物半导体射频芯片三大板块。经过二十多年的发展，公司已经成长为目前国内屈指可数的从硅片到芯片的一站式制造平台，形成了以盈利的小尺寸硅片产品带动大尺寸硅片的研发和产业化，以成熟的半导体硅片业务、半导体功率器件业务带动化合物半导体射频芯片产业的经营模式。 投资要点： 1）半导体硅片：产品实现从6寸到12寸、轻掺到重掺、N型到P型等领域全覆盖，客户包括中芯国际、华润微、华虹宏力、士兰微等国内主要晶圆厂及IDM厂商。2021年公司6寸和8寸产线长期满负荷，产销两旺，硅片业务营收14.6亿元，同比增长50%，毛利率45.5%。产能建设方面，衢州月产15万片12寸硅片，覆盖14nm以上技术节点逻辑电路、图像传感器件、功率器件；国晶半导体聚焦12寸轻掺抛光片，2023H2预计月产能15万片。8寸抛光片月产能27万片，6寸抛光片月产能60万片；预计到2022年4月份6-8寸外延片将达到月产能65万片。我们看好公司硅片业务随国内晶圆厂同步快速发展，量价齐升。 2）半导体功率：主要产品为6寸肖特基芯片、MOSFET芯片、TVS芯片。2021年公司半导体器件聚焦光伏（出货占比46%）、汽车电子（出货占比20%左右）下游应用，全年维持满产满销状态，依托硅片产业链一体化优势，实现营收10.07亿元，同比增长100%；实现毛利率50.95%，较2020年提升21%。客户包括ONSEMI、扬州虹扬、阳信长威、国内外功率器件封装企业，并通过博世、大陆集团、法格、长城汽车、比亚迪等认证。产能建设方面，目前功率半导体月产17.5万片，预计今年6月底达到23.5万片/月。我们看好公司半导体功率业务依托产业链一体化和差异化竞争优势，长期高增长。 3）半导体射频：立昂东芯6寸砷化镓芯片产能规模和工艺水平位居国内第一梯队。2021年砷化镓芯片业务实现营收4411万元，同比增长474%，毛利率较2020年大幅改善，拥有了包括昂瑞微、芯百特等在内的60余家优质客户群，正在持续开展客户送样验证工作。产能建设方面，杭州基地已建成年产7万片并实现批量出货，海宁基地有年产36万片的射频芯片产能布局，即将开工建设。随着公司射频芯片产能顺利爬坡和成本管控逐步落实，预计今年将实现盈亏平衡。 盈利预测：公司作为国内半导体硅片龙头，充分受益于中国半导体国产替代加速，业绩快速释放，预计2022-2024营收分别为38.3、50.43、62.91亿元，实现归母净利润分别为9.99、13.5、17.37亿元，对应P/E42、31.07、24.16倍，维持“强烈推荐”评级。
显示面板是手机、电视、平板电脑、笔记本电脑、安防监控设备、车载显示屏等设备必不可少的组成部件。显示面板的发展大致可分为以下阶段： · 20世纪20年代CRT（CathodeRayTube,阴极射线管）技术作为第一代显示技术被正式商业化，代表产品：黑白及彩色CRT电视。 · 20世纪90年代，等离子技术、LCD（LiquidCrystalDisplay，液晶显示）技术并行。2000年后，等离子技术逐步退出市场，LCD（液晶技术）逐渐成为全球最主流的显示技术。 · 2010年左右，OLED商业化进程得到了实质性进展，之后AM-OLED逐渐成为中小尺寸平板显示的主流，但因寿命问题无法在大屏幕市场取代LCD，也无法在超大屏幕市场取代LED。 · 未来Mini/MicroLED有望成为下一代主流技术。 显示面板分类： ·全球显示面板市场以LCD为主，新显示赛道快速增长。LCD由于其技术的成熟性，以及在大屏幕显示领域如电视、笔记本电脑等的广泛应用，市场需求和占比较大。 ·2020年，全球LCD面板出货量高达2.33亿平方米，占全球显示面板96%市场份额。LCD面板保有量高，未来将继续稳定在高出货量水平，预计2025年将达到2.79亿平方米。OLED因其独特的柔性特质，能满足曲面和折叠屏的需求，被广泛应用于手机等小屏幕产品，同时也应用于一些新兴的电子产品如智能穿戴和VR设备等。 ·2020年，全球OLED面板出货量仅为9.7百万平方米，但从2021年起预计将以16.34%的年复合增长率增长，2025年有望达到25.1百万平方米。根据Omdia数据，面板各下游应用领域不断拓展与市场需求稳步增长，TV、移动设备作为最大应用类别保持平稳增长；商用、车载等新显示赛道快速增长。 全球显示面板行业市场规模（出货量，单位：百万平方米）： 显示行业主要下游稳步增长（单位：百万平方米）： LCD已取得主导，OLED投入加大。相较于韩国与中国台湾地区，中国大陆显示面板发展较晚。随着京东方等国产面板厂商的崛起，中国大陆显示面板以20.23%的年复合增长率快速追赶，市场规模从2016年的43.6百万平方米增长至2020年的91.1百万平方米，预计2025年市场规模将达到121.2百万平方米。 LCD面板方面至2025年我国在全球市场的出货量占比将达到45.28%；OLED领域起步较晚，主要受制于行业较高的技术壁垒早期发展缓慢，但近年随着我国的投入不断加大，整体OLED产能快速增长。2020年我国OLED面板产量占全球产量的比重12.37%，首次突破10%，预计2025年将上升至24.3%。 中国显示面板行业市场规模（出货量，单位：百万平方米）： 中国大陆显示面板占全球份额： DDIC，即面板显示驱动芯片，是显示面板的主要控制元件之一。LCD驱动芯片为LCD显示屏中的灯珠提供稳定的电压或电流驱动信号，从而控制灯珠的光线强度和色彩，并在液晶片板上变化出不同深浅的颜色组合，进而保证显示画面的均匀性和稳定性。而OLED驱动芯片主要通过向OLED单元背后的薄膜晶体管发送指令的方式，实现对OLED发光单元的开关控制。 手机LCD显示模组及驱动芯片： 显示驱动芯片市场规模增长速度略高于显示面板市�。� ·受益于全球显示面板出货量的增长，显示驱动芯片市场规模也快速增长。根据Frost&Sullivan统计，全球显示驱动芯片出货量从2016年的123.91亿颗增长至2020年的165.40亿颗，年复合增长率为7.49%。预计未来显示技术的升级与下游应用的拓展将推动显示驱动芯片市场的进一步增长，到2025年出货量增至233.20亿颗。 ·和下游显示面板市场相对应，全球显示驱动芯片以LCD驱动芯片为主，预计未来将继续稳定在高出货量水平，OLED驱动芯片随着OLED屏的高速增长份额逐渐提高。目前LCD驱动芯片已经实现稳定供应，且TFT-LCD已大量转向TDDI，该市场已经进入成熟甚至过度竞争阶段。 ·随着智能手机、电视等电子设备对液晶面板的需求不断增长，显示驱动芯片市场预计将在全球范围内实现快速增长，其主要增长引擎包括高分辨率、集成功能需求的增加以及平均售价的降低。 全球DDIC市场规模（单位：亿颗）： 中国DDIC市场规模（出货量）： 在新兴应用领域强劲需求带动下，2021年增速或达到周期性峰值： ·根据CINNOResearch数据，2021年全球显示驱动芯片市场规模预计增至138亿美元，增长率将达到56.8%为近年来的最高峰，也为全球集成电路芯片市场中成长力度最大的细分产业之一。目前，由于晶圆代工与封测产能短缺导致短期晶圆与封测价格不断上涨；同时，全球显示面板市场的增长也带动了显示驱动芯片长期需求量的增加。 ·2020至2021年间，虽然市场需求量大幅增加，但是全球晶圆产能投资中8英寸产能增量有限，尤其是在90~150nm制程节点产能短缺更为明显。因此，价格上涨为全球显示驱动芯片市场规模上升的主要推动力（预计2021年价格带动营收规模增长约53%，出货量带动营收增长约2%）。 随着面板制造产能持续向国内转移，大陆已经奠定了全球面板制造中心的地位，相应的大陆市场也成为全球驱动芯片主要市场。CINNO预计2021年国内显示驱动芯片市场规模将同比大幅增长68%至57亿美金，至2025年将持续增长至80亿美金，年均复合增长率CAGR将达9%。 全球显示驱动芯片市场规模： 中国驱动芯片市场规模（单位：亿美元）： TDDI开辟新领域成长： ·显示驱动芯片的功能集成是当下主流的技术发展方向，面对智能手机更高屏占比的发展趋势，显示驱动芯片与触控芯片的整合能够有效减少显示面板外围芯片的尺寸，因此TDDI芯片的市场渗透率迅速提升，开辟了显示驱动芯片领域的新战场。未来，以车载电子为代表的其他电子设备也将广泛采用TDDI芯片，推动市场维持高速增长。 ·根据Frost&Sullivan统计，自2015年TDDI芯片首次问世以来，其出货量由0.4亿颗迅速提升至2019年的5.2亿颗。未来，以车载电子为代表的其他电子设备也将广泛采用TDDI芯片，推动市场维持高速增长，至2024年全球出货量预计将达到11.5亿颗，自2020年至2024年的年均复合增长率达到18.3%。 1）目前为智能手机液晶面板的主流驱动方案。除苹果外，其他知名终端品牌的液晶面板机型高比例采用TDDI。根据Omdia数据，2020年用于智能手机的TDDI出货量达到7.81亿颗。 2）后疫情时期，远程教育扩大化，平板电脑需求激增，TDDI在平板电脑显示屏的渗透率迅速增长。随着尺寸和分辨率的提升，一块屏幕需要配备两颗芯片，目前正在成为主流方案趋势，根据Omdia数据，2020年用于平板电脑显示屏的TDDI出货量达到8400万颗。 3）车载显示器TDDI市场日趋成熟： ·目前面板厂商正在为车载显示器积极开发in-cell触控集成方案，芯片厂商在2020年起逐步开始量产TDDI解决方案。 ·汽车电子化的趋势，推动车用电子零组件需求持续提升，其中车用触控面板的使用量，有望在2022年迎来更大规模的爆发，带动车用TDDI迎来首波拉货高峰，据DIGITIMES信息，包括显示驱动大厂Synaptics以及联咏、奇景光电、敦泰都已经对此领域重兵部署，并在2022年启动大量出货。 ·根据Omdia数据，2020年车载显示器的TDDI出货量达到500万颗。 全球TDDI芯片出货量： 2020年LCDTDDI分下游占比（单位：万颗）： 大尺寸为切入口，中小领域伴随产业转移替代加速 显示驱动IC的产业链大体由IC设计—晶圆代工—封测—面板厂构成，目前供给的瓶颈主要在于晶圆代工的产能。DDIC的产业链较为简单，作为显示屏成像系统的重要部分，其所在电子产品中所占的成本约10-15%，但因芯片嵌入数量较多，故在芯片设计行业中属于毛利较低产品。而在产能紧张的阶段，显示芯片因其低毛利等特点，往往被晶圆代工厂挤压产能。 由于显示产品的多样性，显示类驱动IC的制程范围也比较广，其主要产品涵盖了28nm-150nm的工艺段。其中NB和MNT等IT产品和TV主要为110-150nm；主要用于LCD手机和平板的集成类TDDI（Touch+DDIC）制程段在55-90nm；用于AMOLED驱动IC的制程段相对先进为28-40nm；其他规格较低的驱动芯片（穿戴、白电、小家电等分辨率较低应用）我们本章暂不做讨论。 各显示品类的驱动IC制程以及同类竞品： 2021年各品类显示驱动IC的供给呈现不同程度的紧张，除了自身的需求增长外，同制程内其他品类IC的晶圆消耗也会影响DDIC的供给。2021年最为缺货的电源管理芯片，10M以下的低端图像识别芯片以及指纹识别芯片等等的需求增加，会不同程度的挤压TV和IT驱动芯片的晶圆供给；车载MCU芯片工艺主要集中在在28-40nm，使同样在此制程段同时非常紧缺的AMOLED的DDIC供应难以得到快速补充。 DDIC占整体晶圆产能约3%，占晶圆代工厂产能约6%。根据DISCEIN数据，显示驱动IC消耗的晶圆产能约250-270K/M，如参考2021年超过约9500K/M的晶圆产能，实际占比不到3%；如排除约5000K/M的IDM产能（如三星和英特尔等），剩下的晶圆代工产能（如台积电、联电、中芯国际等）约4500K/M，DDIC占其中不到6%的产能比重。 全球晶圆产能与主流DDIC消耗晶圆比重分布： 手机和TV消耗晶圆量较大： ·根据Omdia数据，大尺寸显示驱动芯片（包括TV、MNT、NB和9寸以上TPC）占总需求的70%，其中液晶电视面板所用驱动芯片占大尺寸总需求的40%以上,因其每年约2.7亿（2020年AVCRevo数据为272.2M）的面板出货量和超过50%的UHD占比，对显示驱动芯片的数量需求较大，其晶圆消耗占比也较高。 ·在中小型显示驱动芯片市场，智能手机的市场份额最大。2020年，包含LCD面板驱动芯片和AMOLED面板驱动芯片在内，占驱动芯片总需求的20%，但由于手机的驱动芯片往往集成了触控和T-CON的功能，单个晶粒面积是TV驱动芯片的三倍左右，导致消耗的晶圆量接近下游主流显示的一半。 ·2021年IT线产品增长仍然较强，同时由于更高分辨率在电视面板中的渗透率提升，根据Omdia测算，主流显示驱动芯片的总需求预计将在2021年增长至84亿颗。 全球主要显示驱动IC年度出货量占比： 终端所需DDIC数量与面板尺寸、分辨率高低成正比，面板尺寸越大，分辨率越高、所需DDIC数量越多。未来随着大面板屏幕尺寸继续增加，各类屏幕分辨率、色域要求不断提升，每台终端产品所需的DDIC数量还将进一步增长。 终端产品与DDIC数量对应关系： 台厂和韩厂占据了大部分显示驱动市场份额。根据Omdia数据，大尺寸显示驱动芯片市场中，台厂份额最大。联咏2020年份额为24%排名第一，其次是奇景光电和瑞鼎、以及三星旗下LSI和和LG旗下SiliconWorks。在智能手机领域，台厂在LCD占主导地位，2020年近80%份额，联咏和和奕力排名包揽前二。 2020年大尺寸显示驱动芯片市场份额： 2020年LCD手机显示驱动芯片市场份额： AMOLED领域韩厂因其技术优势份额占优。三星旗下LSI在2020年占据超一半AMOLED显示驱动市场份额，作为三星显示SDC的专属供应商，LSI和美格纳（前身为Hynix半导体）尚未与中国大陆面板厂展开合作。联咏和瑞鼎是2020年中国大陆面板厂的主要AMOLED驱动芯片供应商，市场份额在2020年分别为7%和6%。 2020年AMOLED手机显示驱动芯片市场份额： 随着中国大陆面板厂的份额提升，上游供应链的转移带动国内显示驱动芯片行业快速发展。 大尺寸显示驱动芯片领域，集创北方和奕斯伟增长显著。奕斯伟在2020四季度为BOE最大的TV显示驱动芯片供应商；集创北方在BOE、HKC惠科等面板大厂份额持续提升。2020年，集创北方和奕斯伟市场份额分别为3.2%和2%。 手机显示驱动芯片领域，国内公司市场份额仍然较低，但呈现局部突围态势： · 豪威在2020年收购了新思的移动TDDI业务，积极结合其CIS产品优势在中国市场进行扩张； · 集创北方在2020年底开始为品牌小米量产TDDI； · 云英谷于2020年三季度开始量产AMOLED驱动芯片； · 华为海思自研的OLED驱动芯片在2021下半年已经试产完毕，计划2022年正式向供应商完成量产交付，该芯片样本在2021下半年已经送至京东方、华为、荣耀等厂商处进行测试； · 中颖电子后装AMOLED显示驱动芯片已在2021年量产出货，同时计划在2022年中推出前装品牌市场规格芯片。 TV显示驱动：为国内厂商切入 显示驱动领域的最佳入口 TV面板显示驱动是消耗数量最多的显示品类。显示驱动IC通过电压驱动面板的Source线来控制几百万个像素的开关状态显示画面，在常规的IC设计下，对驱动IC用量影响最大的因素为分辨率。TV面板的单颗驱动IC一般拥有960-1366个驱动通道，常规设计下一个HD分辨率的OC需要三颗驱动IC，一般FHD需6颗，UHD则需12颗。 除了常规设计外，面板厂商也在开发Dualgate（一个驱动通道驱动两列）或者triplegate（一个驱动通道驱动三列）设计，入门级的32寸HD有1颗或者2颗的驱动IC设计，但目前UHD占整体TV比重超50%，这类方案在分辨率越来越高的情况实际难以实现。根据DISCEIN数据，TV面板所需要的驱动IC数量对应2.7亿片TV面板出货量全年约25亿颗规模，是消耗数量最多的显示品类。 TV显示驱动IC用量： TV各分辨率占比： TV驱动IC率先成为大陆厂商切入的最佳入口。我们认为目前TV驱动IC为突破口主要因： · 大尺寸TV面板产品的标准化程度最高，技术壁垒相对中小尺寸门槛低； · TV显示驱动每年需求量约25亿颗在主流显示里占比较大； · 在显示面板在几次产业转移后，在大尺寸LCDTV领域率先实现了以大陆为主导的产业格局，前三强竞争格局已经形成，加上CHOT等其他面板厂，使得TV驱动IC的需求由大陆厂商主导。 但TV领域也是目前竞争最为激烈的领域，整体份额较为接近，其中中国大陆厂商集创北方和奕斯伟也占据了一定份额，根据CINNOResearch数据，本土驱动芯片企业中，2021上半年两者合计占据了电视、显示器和笔记本等中大尺寸应用90%以上市场份额。 全球LCDTV供应商出货面积（百万平方米）： 2020年TV驱动IC竞争格局： TV面板商出货量： MNT显示驱动：应用场景多维， 大陆厂商奋起直追 MNT显示驱动产品维度丰富。MNT和TV整机的形态比较类似，但TV产品相对来说场景简单较为中规中矩，MNT附带更多应用场景需求，如画面比、产品刷新率、平面和曲面、分辨率等产品维度比较丰富，应用于办公、娱乐、电竞等各个场景。 因尺寸限制用量较小。从用量来说，受到尺寸普遍较小的限制，MNT产品难以像TV产品一样简单采用10颗以上960通道的驱动IC，而倾向采用数量更少的1446通道的驱动IC，结合MNT的整体规模以及倾向于用较多通道的驱动IC，MNT的IC需求量对应每年1.6亿片MNT面板出货量约9亿颗规模，在几个主要应用里仅大于TPC。 MNT显示驱动IC用量： 相比于TV面板以大陆厂商为主导的产业格局，MNT面板目前仍是多强局面。其中大陆厂商BOE出货量全球第一，其他排名靠前厂商中主要有韩国厂商乐金显示以及中国台湾地区的友达、群创，大陆厂商目前加大MNT投入持续追赶。 显示器面板厂商出货量： MNT驱动IC目前仍然不是新晋厂商的第一选择，但随着产业转移份额快速增长。似然MNT驱动IC产品本身与TV的驱动IC规格差距不大，但因整体规模、产品多样性、定制化等原因不是新晋厂商进入市场的的第一选择，目前集中度较高主要为台厂主导。但目前国内面板产商奋起直追，大陆的集创北方、奕斯伟以及新相微等也随着MNT的面板产业转移至大陆份额快速增长。 2020年MNT驱动IC竞争格局： NB驱动IC：后疫情时代承接新刚性 需求，完全由台厂主导 笔记本电脑后疫情时代下承接更多新刚性需求，用量约TV一半。疫情期间包括宅经济、在线办公、在线教育等各刚性需求，特别是教育笔电的集中采购，大幅增加了NB的新刚性需求，2022年略有回落。 根据TrendForce预计，2022全年出货量将年减3.3%为2.38亿台，其中Chromebook占比约12.4%，出货动能略有放缓，宅经济效应所衍生的需求有所减退。NB产品的分辨率结构目前以HD和FHD为主占比近90%，故IC用量相对较少，NB的IC需求量对应每年2.3亿片NB面板出货量约12亿颗规模，接近TV用量的一半。 全球笔电市场规模（单位：百万台）： NB显示驱动IC用量： NB驱动IC基本完全由台厂主导，技术门槛较高： ·从供应商来看，中国大陆方面除京东方早期通过G8.5代线的开创性生产方案快速占领市场为全球第一外，2-4位均为台厂和韩厂，目前在NB线中大陆厂商尚未掌握主导权。 ·由于NB尤其注重功耗、画质及COG设计等特点提高了驱动IC的技术门槛，其供应完全由台厂主导，第一的联咏和第二的瑞鼎占据了超过60%的份额，大陆厂商参与度相对TV和MNT更低。 ·2021年也因供给方的高寡占，导致驱动IC成为NB面板供应的掣肘，特别是因为技术门槛大陆厂商较难快速形成补充。 ·除了技术门槛外，由于NB驱动IC的通道数、COG设计以及功耗等因素考量，一片12寸晶圆能生产约5K的TV驱动IC或7K以上MNT驱动IC，但仅能生产2-3K的NB驱动IC，预计2022年依然有缺芯扰动的情况下NB的驱动IC供需改善晚于MNT和TV。 2020年NB驱动IC竞争格局： 笔电面板厂商出货量： AMOLED驱动IC：渗透率 提升带动高速成长 AMOLED渗透率持续提升，目前进入建设高峰期。AMOLED目前还在高速成长期，大陆和韩国厂商还在投资建设新工厂增加产能，同时进行良率提升、技术优化和产品创新。 根据TrendForce数据，2021年手机用AMOLED面板市场渗透率为42%，尽管因AMOLED显示面板IC持续缺货，手机品牌和OEM厂商在其新机型中扩大采用AMOLED面板的趋势，将带动AMOLED市场渗透率成长，预计2022年渗透率提升至46%。同时，OLED下游的应用逐渐从手机拓展到穿戴、平板、笔记本等领域，供应商从SDC垄断发展到一超多强的局面。 智能手机各技术市场占比： OLED供应链中的智能手机品牌和OEM厂商供应链数量关系： AMOLED驱动IC对制程要求较高，同制程内多种竞品盈利能力强。AMOLED驱动芯片的制程区间处于成熟制程中产能最紧张的28-55nm，这个区间内存在较多更具备盈利性优势的竞品如车载MCU、高端CIS，消费电子SoC等，使得AMOLED产能受到排挤，其需求优先级较低难以被满足。 28-55nm制程竞品： 大陆厂商还未具备大规模供货AMOLED驱动IC能力。和AMOLED面板厂商格局相似，AMOLED的驱动IC前三位均为韩厂，包括三星电子旗下的LSI以及LG集团旗下的SiliconWorks，前三者的份额已经超过80%，第二梯队主要是台系厂商联咏、瑞鼎等，大陆芯片厂商未具备大规模供货的能力，目前在缺芯缺产能的情况下，大陆面板厂处于相对被动地位。 2020年AMOLED驱动IC竞争格局： 晶圆代工产业格局制约中国大陆OLED驱动芯片发展进程。韩国晶圆代工厂与韩国OLED驱动芯片设计厂商深度绑定，形成垂直整合模式，处于全球领先地位；中国台湾晶圆代工厂也与当地的OLED驱动芯片设计厂商深度合作，优先为当地芯片设计厂商代工；中国大陆晶圆厂主要代工液晶显示驱动芯片，OLED驱动芯片代工经验较少，大陆OLED驱动芯片设计厂商大多不得不将订单交给台湾晶圆厂。 供需逐步缓解，结构性供不应求仍持续 2020年四季度以来，由于代工厂晶圆成熟制程日趋紧缺，叠加产能分配优先级问题，驱动IC的供应掣肘逐步显现。 ·根据群智咨询测算，DDIC供需比从2020年一季度的15.6%，跌至2020年四季度的-16.5%后，呈现逐渐收窄趋势，供需关系逐渐缓解，预计2022年上半年供需会逐步进入相对平衡状态，但随着供应链产能依旧较紧2022年下半年仍然有缺货风险。 全球显示驱动芯片市场供需趋势： 供需持续紧张的同时，驱动IC价格也呈逐季上涨趋势： ·2021上半年持续的供需不平衡，叠加供应链挤兑效应，LCD和OLEDDDIC，其价格连续数个季度环比大幅上涨；但随着终端库存增长，需求波动系数放大，需求端对于DDIC的涨价接受意愿将逐步减弱。 ·根据群智咨询预测，展望2022年，随着包括晶合等新增产能持续释放以及疫情红利后终端需求的稳步回归，驱动IC的价格大概率将呈现高位持平价格走势。 2021年驱动IC价格趋势（单位：美元）： 需求端：在LCD领域中国大陆 厂商将拥有绝对话语权 显示驱动IC需求取决于面板整体产能。面板厂的产能上限直接决定了驱动IC的需求上限，即使终端需求相对较弱，但面板厂依然有相当大的动力在不击穿现金成本的情况下维持满稼动，一方面可获得正向现金流，一方面即使亏损也可推动产业重组。从2021下半年面板行业稼动率来看，即使LCD面板价格从高点回调较大，但制造商依然维持约90%的高稼动率。 大尺寸LCD面板价格（美元）： 国内面板产线稼动率： 未来中国大陆的面板制造厂商有较强的上游议价和对供应的影响力。韩国面板厂商的产能重构和停产，以及台厂商对于产能投资的谨慎，间接增加了中国大陆面板厂商在全球的产能份额。根据Omdia预测，国内前三大厂商在经过几次收购和产能扩张后，预计将在2023年达到全球产能份额的52%，成为行业发展主阵地，对上游拥有较强的影响力。 2020-2026产能预测： 2020-2026产能份额预测： 随着国内面板厂陆续投产，对OLED显示驱动需求也在持续提升： ·根据UBIResearch数据，在AMOLED市场，2020年三星为市场份额为68.2%，排全球第一；第二为LG，市场份额为21%左右，主要由大尺寸OLED面板（电视）贡献；京东方为第三，份额约5.7%。 ·但从需求来看，中国是最大买方市场，采购约占50%。随着国内面板厂6代OLED线陆续投产，对显示驱动芯片需求也在持续提升。 供给端：上下游合作， 逐步完善产业生态 整体来看，随着国内显示面板行业规模跃居全球之首，与之配套的上游产业环节如制造和封测等都将逐步走向国产化。 晶圆代工：绑定模式 为目前发展方向 中大尺寸面板显示驱动以成熟制程为主。从制程来看，由于大、中尺寸面板终端产品显示技术已较为成熟，对于集成度要求较手机屏幕要求更低，多用90nm及以上的成熟制程DDIC即可生产。 且由于大、中尺寸面板所需芯片数量较多，因此其所使用的90nm及以上制程的DDIC仍占全球DDIC市场的主要部分，2020年市占率达到约80%；在芯片整体向更先进制程节点推进的趋势下，90nm及以上制程的DDIC市占率将逐渐下降，但仍将占据大部分市场份额，根据Frost&Sullivan预测，在2024年90nm及以上制程的DDIC市占率仍将超70%。 2020年全球显示驱动芯片分布（按制程）： 2024年全球显示驱动芯片分布预测（按制程）： 显示芯片的晶圆代工产能主要集中在非大陆代工厂。根据Frost&Sullivan统计，2020年，不考虑三星电子等同时具备设计能力和晶圆产能的IDM企业，仅考虑晶圆代工企业，全球晶圆代工企业在显示驱动芯片领域的年产量约200万片（折合12英寸晶圆），联华电子、世界先进、力积电、东部高科等晶圆代工企业在显示驱动芯片晶圆代工领域均有布局。 ·在大尺寸领域，中芯国际和晶合集成的产能相对较小，在小尺寸方面，晶合和集创北方绑定后，快速把90nm的TDDI技术能够快速推广，实现了在小尺寸领域占比超过30%； ·但在OLED显示驱动领域占比不到1%，主要因为OLED驱动芯片基本采取40nm/28nm以及少量55nm制程，而国内目前在这段工艺方面还较弱，有代工能力的厂商不多，导致国内显示芯片代工供给结构性失衡。 LCD显示驱动领域随着韩国中游面板制造厂的份额收缩而逐渐转移其产能至其他领域，台厂依然占据大部分份额。LCD的显示驱动IC制程主要是110-150nm以及少量90nm。 ·国内晶合集成是最大增长点，根据其招股书披露，Q4相比Q1每月增加约20K的产能，其中约90%用于驱动IC；中芯国际在突破先进工艺同时也将部分产能转向成熟的驱动IC领域；联电战略为继续维持驱动IC领域的龙头代工厂地位，增加部分28nm产能至AMOLED的DDIC。 ·韩厂方面随着，特别是三星为主的韩国晶圆厂随着本土面板厂的势微，逐步将显示驱动IC的产能转向其他领域。 2021年一季度至四季度晶圆产能变化趋势（单位：K/M）： 韩厂和台厂的崛起过程中均与上下游形成了绑定关系： ·DDIC所在的制程分类为高压模拟，虽然已有40nm选项,但2020年前长期低迷的ASP市场，使得中大尺寸TFTLCD用的DDIC无法承担12寸晶圆的高成本线。 ·其应对方式是转往二、三甚至四线代工厂生产，以联合下游面板厂承包产能的商业模式维持对重要客户的供应。因显示驱动芯片行业的商业模式与普通的芯片行业较为不同，以及其出货量大对于代工产能的需求，掌握供应链或为突破方向。 ·目前，驱动芯片厂商主要拥有两种模式，一种模式是韩国的全产业链整合模式，一个集团整合了芯片设计、芯片制造、封装制造、面板厂商和整机厂商；另一种模式是中国台湾地区的上下游绑定模式，驱动芯片设计厂商可以与晶圆代工厂绑定，形成IDM模式，保障工艺开发及产能。 国外DDIC龙头产业链深度捆绑，国内困局有待突破： 能够提供AMOLED代工的晶圆厂更为有限，产能基本被韩台垄断。目前，根据Omdia资料，只有五家晶圆代工厂商能够为HV40nm和28nm制程的AMOLED驱动芯片提供成熟的产能，包括三星、联电、台积电、格芯和中国大陆的中芯国际。其中，三星、台积电、联电三家晶圆厂提供90％晶圆产能供应。 ·三星：主要工厂为奥斯汀S2，为高端iPhone和Galaxy机型供货，只向三星LSI提供28nm产能。 ·联电：目前正在扩大28nm产能维持其驱动IC领域的龙头代工厂地位，预计2022年将增加到15-16K/M。三星LSI为主要客户，剩余5K/M产能供应给LXSemicon（前身为SiliconWorks）、联咏和其他中小厂商；联咏占据其HV40纳米产能的主要份额；小公司较难从UMC获得产能。 ·台积电：28nm产能仍较难开出，将在2022年主要向LXSemicon提供40nm产能，约10K/M，苹果为其最终客户；其他公司可获得的剩余产能或不足5K/M，如奕力、新思和云英谷在2022年将继续主要依赖台积电，每家每月或不到1K。 ·格芯：主要向美格纳提供28nm产能；LXSemicon和新思也将在2022年开始建立合作关系；集创北方计划导入其40nm制程，预计将在2022年下半年进行量产。 ·中芯国际：产能持续增长，预计到2022年底达7-8K/M。瑞鼎投片量正在增加，目前占据40nm产能约一半。集创北方、奕斯伟、华为海思和豪威等正在进行样品输出或验证，最快于2022年第二季度后才能进行量产，中芯国际开出的新产能为关键资源。 ·晶合集成：计划开发AMOLED驱动芯片40nm产能，预计到2023年投产。 AMOLED驱动芯片无晶圆厂和晶圆代工厂之间的供应链关系（主要智能手机）●Major○GeneralFew： 封装测试：随着产业转移 迈向第一梯队 全球显示驱动芯片封测行业集中度较高，头部效应明显： ·除部分专门提供对内显示驱动封测服务的厂商集中在韩国外，行业龙头企业均集中在中国台湾及大陆地区。 ·中国台湾和大陆的显示驱动芯片厂商都是采用委外代工的方式生产，由晶圆代工厂进行晶圆制造，再由封装厂为晶圆进行金凸块加工，随后由测试厂（委外测试厂或公司自有产能）进行晶圆良率测试，最后由专业封装厂进行切割、COG/COF加工等封装工作。 ·根据Frost&Sullivan数据统计，2020年全球显示驱动芯片封测行业中，独立对外提供服务且市场份额占比较高的企业包括颀邦科技、南茂科技、汇成股份、颀中科技与通富微电。 主流显示驱动芯片封装技术： 供应链同步转移，产业格局或生变。和显示面板行业格局相似，全球显示驱动芯片封测厂商主要集中在韩国，中国台湾和中国大陆。伴随着显示驱动芯片行业转移，封测供应链也正在从韩国、中国台湾，到中国大陆这样的顺序转移。 韩国：以Steco、LB-Lusem为代表，分别系三星和LG与生态内的显示驱动芯片封测服务商，不对外部的显示驱动芯片设计公司提供服务。三星、LG作为显示面板产业龙头企业，采用全产业链整合模式，集团内部整合了芯片设计、芯片制造、封装制造、面板厂商和整机厂商，具备较强的技术与规模优势。 中国台湾：以颀邦、南茂为代表。 ·由于中国台湾LCD产业发展较为完善，曾有包括矽品（被日月光收购）、悠立（被安靠收购）、飞信（与颀邦合并）、福葆等十余家封测厂商入局显示驱动芯片封测领域，导致该市场竞争较为激烈，并经过长时间的行业整合，中小型封测厂纷纷被大厂并购，目前仅剩颀邦科技、南茂科技两家显示驱动芯片封测厂商，形成双寡头垄断市场的格局。 ·同上文晶圆代工所述，中国台湾显示面板产业上下游绑定模式发展成熟，显示驱动芯片设计厂商、晶圆代工厂、封测厂商以及显示面板产业均可形成资本与业务上的绑定，如联咏与联电绑定，联电与颀邦绑定，富士康旗下天钰、夏普、群创绑定，明基友达与瑞鼎绑定，形成全产业链模式，保障工艺开发、产能以及下游客户。 中国大陆：由于整体封测厂起步较晚，在技术和规模两方面与韩厂和台厂存在一定差距，主要代表有厦门通富、颀中科技、汇成股份、纳沛斯等。目前随着显示驱动设计产业的快速成长和国内资本投入的提高，显示驱动芯片封测业务已逐渐开始转移至中国大陆。 产能紧张带动显示封测市场规模上涨。2015年起，由于京东方等国内领先面板厂商突破，面板实现大宗商品化，整体面板及其零部件处于一个价格下行时期，因此该阶段显示驱动芯片封测市场规模没有显著增长。 2020年，尽管疫情带来短期冲击，但居家隔离、远程办公等宅经济效应刺激了显示行业相关终端需求的爆发。同时，由于晶圆代工厂产能紧张，整体显示芯片价格不断上涨带动了显示封测市场的增长，根据Frost&Sullivan数据，全球显示驱动芯片封测市场规模于2020年达到36亿美元，较2019年增长20%，预计2021年持续增长至45亿美元，同比增长25%。 全球显示驱动芯片封测市场规模： 大陆显示封测厂商快速追赶，预计到2025年份额接近台厂： ·受益于领先的晶圆代工厂及成熟的芯片设计产业，2016年中国台湾的显示驱动芯片封测市场规模为57.3亿元。随后通过并购整合，进一步增强了产业核心竞争力，2020年市场规模达到了88.9亿元，年均复合增长率约为11.61%。 ·相比之下中国大陆相关厂商起步相对较晚，2016年中国大陆的显示驱动芯片封测市场规模仅为19.1亿元。随着集成电路设计产业的快速成长和国内资本投入的提高，显示驱动芯片封测业务已逐渐开始转移至中国大陆。同时，受益于全球显示驱动芯片价格上涨，2020年中国大陆显示驱动芯片封测市场规模达到46.8亿元，占比有所上升。 ·未来随着国内芯片设计厂商的发展以及晶圆产能紧缺短期内难以改变的局面，中国显示驱动芯片封测行业的需求将快速增长。预计中国大陆整体显示驱动封测市场规模将从2021年的67.3亿元增长至2025年的127.6亿元，年均复合增长率约为17.34%，2025年中国大陆+中国台湾地区显示驱动封测市场占全球市场比重将提升至77.01%。 中国大陆和中国台湾显示驱动芯片封测市场规模： 随着国内显示面板产业的崛起，显示驱动芯片将加速国产化，也将带动封测供应链同步转移： ·中国大陆起步相对较晚，且由于缺乏成熟的芯片设计厂商，市场需求不足，因此中国大陆地区的封测企业规模相对中国台湾地区的封测企业规模较小。 · 随着中国大陆近年来对芯片设计企业的不断扶持和企业技术的不断成熟，急剧上升的显示驱动芯片封测需求将会推动现有显示驱动芯片封测厂商的持续扩产，并吸引更多领先的封测厂商进入行业。
据日经亚洲评论报道，主要的iPhone零部件制造商日本村田制作所周一表示，将在未来三年内进行价值2300亿日元（20.2亿美元）的“战略投资”，作为公司在智能手机和物联网价值链努力的一部分。。 村田制作所总裁NorioNakajima表示，战略投资将包括并购和资本合作。预留的金额还将用于其他长期目标，例如内部数字化转型和脱碳工作。 根据一项涵盖2022~2024财年的计划，这笔资金投入是建立在用于维持和扩大现有业务产能的6400亿日元常规投资之外。 根据该计划，该公司希望在未来三年内将销售额增长16%至2万亿日元，同时将营业利润率保持在20%或更高。在截至3月份的当前营业年度中，村田制作所预测销售和营业利润将连续第二年创下纪录。 村田是世界上最大的电容器供应商，电容器是在智能手机和其他设备中存储和释放电荷的微小部件。这家总部位于京都的公司一直在扩展到其他智能手机组件，例如发送和接收无线电信号的射频设备，该领域面临来自高通和博通等公司的竞争。 村田指出，由于第五代技术有望将互联网连接扩展到现代生活的更多方面，包括汽车和工厂机器，因此对此类设备或前端�？榈男枨蠼�2020年至2025年间增加两倍。 中岛在分析师会议上表示，村田热衷于并购和资本合作，“如果它们能帮助村田提供与竞争对手不同的产品”。村田与无线技术巨头争夺订单，苹果、华为、三星和Oppo等智能手机制造商每年都会发布新产品。他表示，该公司准备获得对赢得订单至关重要的独特技术。 村田过去曾这样做过。2016年，它接管了Primatec，以获得制造可弯曲基板的技术，这些基板用于最新的iPhone机型。 村田制作所周一分别宣布，已开始在泰国建设一家生产电容器的工厂，以实现生产基地的多元化。村田制作所已经在泰国经营着一家生产传感器和其他电子设备的工厂，现在正在附近建造一座新的生产工厂，生产该公司的旗舰产品多层陶瓷电容器。 目前，其生产集中在日本和中国。村田的一位官员表示，新工厂将于2023年10月投入运营，旨在“更好地平衡日本、中国和东南亚之间的生产”。 泰国新工厂的建设将耗资120亿日元，但村田制作所并未透露新工厂的土地收购成本。 该建设是村田将生产从中国转向多元化的努力的一部分。在截至3月份的一年中，该公司在大中华地区的销售额占总销售额的58%。 中岛还表示，“中国拥有当今世界上最大的劳动力和消费市场。2030年，印度、东南亚和非洲也将出现。我们需要为此做好准备�！�
全球PCB产值超650亿美元 印制电路板的制造品质不但直接影响电子产品的可靠性，而且影响下游产品整体竞争力。目前在下游应用领域方面，通讯电子、消费电子已成为PCB应用的主要领域。未来，随着汽车电子、可穿戴设备、工业控制、医疗器械等下游领域的新兴需求涌现，PCB行业将迎来新的增长点。 从全球印制电路板产值变化来看，2014~2020年间全球印制电路板产值呈现出先减后增的震荡性变化，2020年全球全球印制电路板产值约为652亿美元。 以中国为首的亚太地区是PCB主要市场 在全球PCB行业市场区域方面，根据PRNewswire统计数据，2020年亚太地区的市场占全球市场总额的90%，其中中国大陆的PCB市场规模占据全球市场总额的约53.8%;在北美和欧洲，2020年PCB市场份额占比分别为4.8%和3.2%，占比非常少。 多层板、挠性板是PCB主要细分产品 在当前PCB行业的细分市场中，为适应不同电子设备使用要求，PCB衍生出多种类型，不同产品类型在PCB产量中占有不同比例。根据Prismark发布的数据显示，2020年仍是多层板和挠性板占主导，二者分别占比为37.39%和20.01%。 未来全球PCB市场仍有增长空间 伴随着生活水平及消费水平的不断提高，终端消费者更加注重电子产品的用户体验及高科技含量，电子产品更新换代加速，新技术、新材料、新设计的持续开发及快速转化对印制电路板行业提供了广大的下游需求空间。 并且未来，随着汽车电子、可穿戴设备、工业控制、医疗器械等下游领域的新兴需求涌现，PCB行业将迎来新的增长点。因此按照增长速度，预计到2026年全球印制电路板市场规模将增长到780亿美元。
据经济日报报道，半导体涨价风持续扩大，供应链透露，晶圆代工厂联电、世界先进拟于农历年后二度调高报价，涨幅最高上看15%，联电更已通知12英寸客户，因产能太满，必须延长交期近一个月；下游封测厂日月光投控、京元电等也因芯片产出后对封测需求大增，产能同步吃紧，也有意涨价。 联电、世界、日月光投控、京元电都不对报价置评，仅强调现阶段客户需求非常强劲。业界人士指出，联电、世界前一波涨价，主要针对今年首季生产的客户，相关涨价效益将反映在本季财报；以投片到产出约需三至四个月计算，此次农历年后再涨价，将在第2季财报看到效益。 由于晶圆代工与封测是半导体两大关键供应链，相关指标厂再度涨价，IC设计厂将受累，不仅面临抢产能大战，还要解决上游（晶圆代工）、下游（封测）两面调升价格夹击对毛利率的影响，成为夹心饼干。 供应链指出，去年开始，疫情催生宅经济大爆发，带动笔电、平板、电视、游戏机等终端装置需求大增，加上5G应用渗透率扩大，尤其5G手机需要的半导体含量较4G手机高三、四成，部分芯片用量更是倍增，伴随多镜头趋势，导致电源管理IC、驱动IC、指纹辨识芯片、图像感测器（CIS）等需求大开，这些芯片主要采8英寸晶圆生产，导致8英寸晶圆代工供不应求态势延续。 尽管部分芯片商考量8英寸晶圆厂产能紧俏，将微控制器（MCU）、WiFi及蓝牙等芯片转至12英寸晶圆厂生产，但并未解决8英寸晶圆代工供应不足的状况，反而使得晶圆代工产能不足的问题延伸至12英寸晶圆代工，包括55纳米至22纳米产能都告急，市场大缺货。 联电、世界去年已有一波8英寸代工涨价动作，考虑到近期疫情未减缓甚至升温，宅经济相关需求维持高档，加上去年底车市陆续回温，促使8英寸代工产能持续吃紧，联电、世界都有意启动农历年后第二波8英寸代工涨价行动，涨幅逾一成，上看15%。
半导体分立器件的技术涉及了微电子、半导体物理、材料学、电子线路等诸多学科、多领域，不同学科、领域知识的结合促进行业交叉边缘新技术的不断发展。随着终端应用领域产品的整体技术水平要求越来越高，半导体分立器件技术也在市场的推动下不断向前发展，新材料、低损耗高可靠性器件结构理论、高功率密度的芯片制造与封装工艺技术已应用到分立器件生产中，行业内产品的技术含量日益提高、设计及制造难度也相应增大。 近年来，中国半导体分立器件制造企业通过持续的引进消化吸收再创新以及自主创新，产品技术含量及性能水平大幅提高。部分优质企业在细分产品领域的技术工艺水平已经达到国际先进水平，并凭借其成本、技术优势逐步实现进口替代。但在诸如分立器件芯片等部分高端产品领域，目前国内生产技术与国外先进水平尚存在一定的差距。 行业的技术水平和技术特点 1.周期性 半导体分立器件作为基础性的功能元器件，应用涵盖了通信电路、消费电子、智能终端、汽车电子、LED照明、智能电网等众多配套领域。随着半导体分立器件行业新型技术特征的发展，其应用领域将不断扩大。由于半导体分立器件所服务的行业领域较广，具体受下游单一行业周期性变化影响不显著，但与整体宏观经济景气度具有一定的关联性。 2.区域性 国内半导体分立器件的生产主要集中在经济较发达、工业基础配套完善的电子信息产业制造区域。经过多年的发展，中国已形成了三大电子信息产业集聚带。即以上海、江苏、浙江为中心的长江三角洲地区，以广州、深圳为龙头的珠江三角洲以及以北京、天津为轴线的环渤海湾地区。受该市场区域的影响，半导体分立器件行业生产呈现出一定的区域性特征。 3.季节性 半导体分立器件应用领域广泛，下游客户季节性需求呈现此消彼长的动态均衡关系，行业的季节性特征不明显。 行业竞争情况 从全球半导体分立器件产业格局来看，美国、欧洲及日本处于竞争领先地位，其中美国半导体分立器件厂商众多且技术具有领先优势，典型的代表企业有德州仪器、安森美半导体、威世半导体等，其主要销售市场为美国及亚太地区；欧洲半导体分立器件厂商产品线齐全，代表企业有安世集团、英飞凌、意法半导体等，主要销售市场为欧洲及亚太地区；日本半导体分立器件代表企业有东芝、罗姆半导体、富士机电等公司，其主要销售市场在日本本土。 相较于国外，中国半导体分立器件行业起步较晚，主要通过国外引进及国内企业的自主创新逐步发展。由于国外企业控制着核心技术、关键元器件、关键设备等资源，高端产品仍旧主要依赖海外进口。中国作为全球最大的半导体行业新兴市场，国际厂商十分重视中国市场带来的发展机遇，不断增加研发、技术、资本和人员投入，进行营销网络和市场布局，目前国际领先企业仍占据中国分立器件市场的优势地位。 凭借多年的市场发展经验，中国半导体分立器件产业已形成了一定规模，国内领先企业通过持续加强自主创新和技术升级，在销售规模、技术水平、生产工艺以及产品品质等方面均有了较大程度的提升，并且在不同细分应用领域逐步取得了一定的市场竞争优势。同时，由于中国是全球功率半导体最大的销售市场，国内厂商与下游客户的距离更近、与本土客户的沟通交流更为顺畅，相比国外厂商在服务响应客户需求、降低产品成本等方面具有明显的竞争优势，功率半导体器件国产品牌替代率逐步提升是未来大势所趋。 面对广阔的市场前景，叠加国家产业政策的鼓励以及行业技术水平的不断提升，国内企业在技术工艺和市场份额的提升上仍有较大的开拓空间。在国际贸易争端不确定条件下，包括分立器件在内的半导体产业进口替代需求愈发明显，对于国内领先的分立器件企业而言，将形成显著的竞争优势和市场份额提升空间。
韩国政府指出，到2030年，三星和SK海力士在逾510兆韩元的半导体研究和生产投资中扮演领导者的角色，他们将跻身于153家推动韩国十年发展的公司之列，这些公司目的是在�；ず钪匾木眯幸怠� 三星计划2030年资本支出增加30%，达1510亿美元。而SK海力士则承诺斥资970亿美元扩建现有设备，并计划斥资1060亿美元在龙仁市建设四个新工厂。 目前全球芯片短缺问题从汽车业传到智慧手机和面板等科技领域，美国，欧盟和中国等政府都将半导体发展放到国家战略层级上。 而韩国是美国的盟友，也是中国的主要出口国，韩国一直在两大强权之间游走，同时增强自己的生产能力。韩国贸易，工业和能源部表示，半导体在韩国出口中所占比重最大，到2030年，芯片出口可望成长一倍，达到2000亿美元。 资料来源:Bloomberg 韩国政府希望建立一条“K-半导体带”，该带状产业链延伸到汉城以南数十公里，并将IC设计人员，制造商和供应商聚集在一起。 三星和SK海力士制造全球大多数存储器，但在先进逻辑IC制造的能力则是落后台积电(2330-TW)。先进逻辑IC可以处理诸如AI和资料处理等复杂的运算，这是台积电主导的领域，而且台积电还能独立生产苹果所要求的大量处理器。 资料来源:Bloomberg 不过三星已经成功在逻辑IC代工闯出一片天，并让台积电感到有威胁，未来三星将计划在GPU和移动处理器上抢下更多的市占。此外，SK海力士也宣布进军逻辑IC晶圆代工的雄心。 韩国政府表示将透过减税，降低利率，放宽法规和加强基础设施等政策来激励国内半导体产业，希望韩国的芯片制造商不被全球领先者拉开。韩国政府还将在未来十年确�！癒-半导体带”有充足的水源、电力等供应，这些对于先进的芯片制造工厂都是不可缺少的。 韩国产业经济与贸易研究所半导体分析师KimYang-paeng表示，韩国实质上是在招揽全球半导体供应商进驻，并与韩厂合作，以便可以在韩国建立一个半导体生态体系，而不是希望它们迁移到美国或其他地方。此外，投资扩大晶圆代工领域至逻辑IC也是为了长远考虑，如果韩国主导的存储器产业出现问题，还可以有别的业务能依靠。
据西班牙ABC日报2021年5月23日报道，由于全球受新冠肺炎疫情影响，远距办公及居家防疫兴起，使许多企业与民众在购买办公及娱乐电子产品需求大增，但芯片制造远落后于市场需求，智能手机、电脑、汽车、飞机、医疗设备及家电等产品供应不足，造成数十亿美元之损失，并阻碍全球经济复苏。 波士顿顾问公司(BostonConsultingGroup,BCG)之半导体专家AntonioVaras表示，半导体产业制造很难根据市场需求而变动，改变其生产线制程需耗时3个月，而建造工厂则需2至4年，且须投入巨额资本额。 设立一间新半导体工厂的成本则根据工厂所需技术先进程度而定，目前仅建造工厂而没包含维修成本就已高达50亿至200亿美元。半导体产业难以增加新供应商，也跟产业的进入门槛高有关系。 该专家表示，在新冠肺炎疫情之前，BCG预测2020年芯片需求将成长7%，而疫情后尽管工业及汽车销售量下降，市场其他商品的需求却大幅增加，使芯片需求呈2位数增长。 芯片供需不平衡已对全球通货膨胀造成威胁，且芯片制造能否于短期内供应全球所需是个重大问题。 各界对于芯片短缺将持续时间长短看法不一，美国英特尔最为悲观，认为达到芯片供需均衡至少需耗时2年，荷兰商安智银行(ING)中国分行主管及经济学家彭蔼娆认为，中国台湾是芯片生产之关键重地，目前正面临缺水、缺电及疫情可能导致封城、港口工人数减少及影响芯片出口等问题，恐使芯片短缺进一步加剧。 由于半导体产业的供应链十分复杂，包括设计、制造、组装、封装及测试等，而且每一环节都有其困难度，且产线主要位于中国大陆、中国台湾、韩国、日本、美国及欧洲等国家，可能不易解决芯片短缺问题。 BCG报告认为未来10年全球芯片之产能有24%将集中于中国大陆，中国台湾将提供全球21%产能、韩国为19%、日本为13%、美国为10%，而欧洲各国则为8%。 目前，中国政府已投入大量资金进入半导体产业，美国政府也通过520亿美元扶持半导体的计划，并鼓励半导体企业在美国投资，如邀请台积电到亚利桑那州(Arizona)设置半导体工厂，投资金额约120亿美元。日本也积极邀请台积电到日本设厂，以提供当地汽车、风力发电及工业机械等产业的芯片需求。 欧盟执委会(ComisionEuropa)报告指出，欧洲仍依赖美国的芯片设计和亚洲的生产。尽管欧盟国内生产毛额(GDP)占全球之23%，但芯片收入则仅占9%。欧盟内部市场委员ThierryBreton则强调，欧盟将提出半导体联盟及其愿景，目前已获22个成员国支持，目标于2030年提升欧盟芯片全球产能从目前的9%提升至20%。
抢攻5G、电动车(EV)商机，日本电子零件厂扩大投资、8大厂设备投资额将突破1兆日圆，其中太阳诱电拟将积层陶瓷电容(MLCC)增产15%。 日刊工业新闻18日报导，因看好5G、EV普及，电子零件需求中长期看好，日本电子零件厂增加今年度(2021年度、2021年4月~2022年3月)的设备投资额、抢攻商机，8大厂合计设备投资额将超过1兆日圆、将较2020年度增加约3成。 京瓷(Kyoce)今年度设备投资额将年增约45%至1700亿日圆、将连2年创新高。京瓷社长谷本秀夫指出，"需求看旺的5G相关零件产能将较上年度增加10%以上"。京瓷将对生产陶瓷基板的鹿儿岛川内工厂及生产有机基板的京都绫部工厂进行投资。 MLCC龙头厂村田制作所(Murata)今年度设备投资额虽较上年度减少，不过社长中岛规巨指出，"上年度是包含取得土地等费用的数字。若仅限于对产线的投资、今年度将同于或是略高于上年度"。村田将在野洲事业所设置全固态电池产线、主要将供应给穿戴装置使用。另外，中岛规巨指出，"圆筒型电池拥有大量的订单和积压订单，有必要进行一定程度的投资"。 报导指出，MLCC大厂太阳诱电(TaiyoYuden)今年度MLCC产能将较上年度提高10~15%。 MLCC需求旺，村田太诱营收、获利创新高 太阳诱电5月13日宣布，因电动化、推升车用MLCC需求强劲，加上游戏机等民生机器用、笔电、平板等情报机器用MLCC需求增加，带动2020年度(2020年4月~2021年3月)合并营收、合并营益、合并纯益皆创下历史新高纪录。太阳诱电预估2021年度(2021年4月~2022年3月)合并营收将年增9.0%至3280亿日圆、合并营益将年增15.3%至470亿日圆、合并纯益将年增4.8%至300亿日圆，营收、获利将续创历史新高。 太阳诱电预估2021年度电容部门(MLCC部门)营收将年增11.7%至2180亿日圆。 村田制作所4月28日宣布，因MLCC在众多领域的需求强劲，带动2020年度(2020年4月~2021年3月)营收、营益、纯益皆创下历史新高纪录。2020年度村田电容部门(以MLCC为主)营收年增12.0%至6265.46亿日圆。 村田指出，供应链虽发生晶片短缺等混乱局面，不过因5G普及、加上汽车产量恢复及电动化，带动电子零件需求将呈现扩大，因此预估2021年度(2021年4月~2022年3月)合并营收将年增1.8%至1.66兆日圆、合并营益将年增2.2%至3200亿日圆、合并纯益将年增1.2%至2400亿日圆，营收、获利将续创历史新高。村田预估2021年度电容部门营收将年增约11%。 村田制作所董事南出雅范于4月28日表示，将在2021年度前半(2021年4~9月期间)少量生产全固态电池、之后计划在后半(2021年10月~2022年3月)增加产能。
日前，国家统计局数据显示，10月份全国新能源汽车产量为16.5万辆，同比增长94.1%。投资机构普遍关注相关公司在汽车电子领域的业务布局以及未来的投入情况。近日，深南电路、崇达技术、鹏鼎控股、博敏电子四家PCB行业上市公司在接待投资机构调研时回应了这些问题。 深南电路在接受调研时回应称，汽车电子是公司看好并重点发展的领域之一，新能源汽车和ADAS是目前公司在汽车电子领域发展的主要方向，公司已积极投入汽车电子相关技术研发，积累生产能力，并已与国内外部分知名厂商开展合作。伴随未来5G建设逐步完善，各类终端应用（车联网、物联网等）涌现，汽车也可能成为大的移动终端，公司在通信领域的技术优势将有机会进一步得到延伸。 鹏鼎控股也表示，公司看好未来随着智能化水平的提升，汽车电子对软板及高精密硬板需求的提升。 翔说汽车创始人、新能源与智能网联汽车产业专家智库成员张翔在接受《证券日报》记者采访表示：“随着汽车智能网联化程度的提高，汽车电子元器件的需求也随之增加，PCB板作为电子元器件的承载基座，需求同样水涨船高。目前，汽车电子成本占整车成本的比重越来越高，一般可达25%，例如大屏幕、数字仪表、驾驶辅助等都需要汽车电子支撑，所以PCB板需求增长非�？臁！� 川财证券研报指出，普通燃油车安全控制用PCB、电动化汽车电机管理用PCB以及智能网联化新增PCB将成为汽车PCB板市场的三个主要组成部分，汽车电动化、智能化为汽车PCB市场带来新的增长空间。 从营收结构来看，崇达技术在汽车电子领域已经有相对领先的布局。崇达技术证代透露，公司目前汽车电子领域（营收）占比12%左右，主要合作的客户有安波福、松下、Hanon、比亚迪、均胜电子、Preh、捷温、航盛电子、零跑汽车、Nexty等。 博敏电子表示，在国家大力发展新能源汽车的政策驱动下，未来新能源汽车的占比将不断提高，且单车的PCB需求量也会大幅提升，例如电控、智能互联等；在产品结构方面，新能源汽车电子用HDI板和软硬结合板的比重将会不断增加，公司将不断加大研发力度，抢占先发优势，同时将HDI板和FPC的产能逐渐向新能源汽车电子转移，以提高公司在汽车电子领域发展的后劲。
“全球芯片供应短缺正影响手机生产和笔记本电脑制造等电子产业链�！苯袢杖毡就�21日报道称，根本的原因在于，亚洲相关企业对晶圆制造厂的投资不足，这意味着面对5G手机、笔记本电脑和汽车快于预期的需求增长，这些企业难以提高芯片产量。 大众集团ID.3电动车生产线受到芯片短缺影响。本报记者李司坤本报驻德国特约记者青木●张静 东亚晶圆供应吃紧 韩国“全球财经”网站23日的报道称，全球半导体不足并非突然出现的，此前受美国制裁的华为就曾大规模囤货。现在全球电子产品因疫情畅销，加之下半年日本关键半导体工厂火灾，东南亚工厂因疫情封闭，法国工厂接连出现大罢工等，均加剧了全球半导体紧缺状况。 美国科技网站ExtremeTech在21日的文章中称，“芯片荒”的一个关键原因是生产商对芯片原材料产品200毫米晶圆投资不足。在过去的几十年里，制造商们不断推出更大的晶圆尺寸，因为更大的晶圆尺寸减少了材料的浪费，且提高工厂每天生产的芯片产量。最初200毫米晶圆被认为会随着300毫米晶圆的上线而消失，但这一趋势最终并没有发生，客户们仍旧喜欢在200毫米的晶圆生产线上生产，该生产技术已经非常成熟，且成本也较为低廉。 许多物联网和5G芯片都是在200毫米的晶圆上进行刻蚀的，随着今年这些产品需求增长，200毫米晶圆产能已经很难预定。像台积电这样的大型代工厂在扩展新的200毫米产能方面进展缓慢。在新冠疫情暴发前，许多晶圆厂的200毫米产能利用率已经很高了。疫情爆发后，对各种芯片的额外需求进一步增加了已经接近饱和的供应链的压力。 影响汽车、相机等多个行业 “汽车行业正努力应对交付瓶颈!”德国《商报》23日报道，受疫情及中国经济快速复苏的影响，德国汽车制造商和配件供应商出现芯片供应短缺问题。这种情况可能会持续到明年。而中国汽车行业本月早些时候就爆出这一问题。一位资深行业协会官员表示，预计一些中国汽车制造商的生产将在明年第一季度受到影响。路透社也有相关报道称，荷兰汽车芯片供应商恩智浦半导体告诉客户，由于材料成本“显著增加”和芯片的“严重短缺”，该公司必须提高所有产品的价格。 美国《华尔街日报》21日援引大众汽车的表态称，因为公司汽车芯片短缺，将调整其在中国、北美和欧洲工厂的生产计划�！拔颐窍衷诿飨愿惺艿搅巳虬氲继骞┯跎俚挠跋臁！逼盗悴考┯ι檀舐郊乓脖硎�，中国在疫情导致全球销量下滑后出现需求反弹，导致半导体供不应求，供应链瓶颈可能持续到2021年。汽车芯片的短缺，将会导致电子稳定程序系统和车载电脑两大�？槲薹ㄉ踔粱崛贸灯竺媪偻２姆缦��！渡瘫ā烦疲敌幸档淖远偷缍魇埔丫迷嚼丛蕉嗟男酒荒谥玫狡抵�。 芯片交付瓶颈也在威胁日本相机产业链。德国《经济周刊》报道称，10月底日本AKM半导体公司发生大火，将使DAC和ADC芯片的生产瘫痪数月。日本索尼公司宣布不再订购RX0II紧凑型相机，Alpha6100系统相机也有交付延迟，佳能、尼康也到了AKM生产停工的影响。制造商预计至少六个月才能恢复生产。芯片短缺也造成图形卡、游戏机、网络摄像产业头无法提高产量。 增产已提上日程 中国通信专家项立刚23日对《环球时报》记者表示，全球芯片短缺局面在短期内不太容易获得缓解。他指出，与芯片生产相关的经济体包括日本、韩国、中国台湾以及中国大陆，目前美国、韩国、日本都在很大程度上受到新冠疫情影响，波及芯片产业链。芯片不足所导致的问题会一层一层地传导，从上游传到下游，最后传到终端。 “随着世界半导体需求进入超级扩张期，韩国三星电子、SK海力士等均做好增产准备”，韩国《亚细亚经济》21日报道称，韩国半导体出口已经连续两个月出现激增，价格也继续上升。 根据韩国官方数据，12月1日至20日，韩国半导体出口比去年同期猛增26.4%，而整个11月这一数字为16.4%。最新发布的《2021韩国出口展望》报告也认为，明年世界半导体行业将迎来“超级景气”，主要半导体需求将增加19%-34%。三星电子和SK海力士最近分别对半导体部门进行大规模人事调整，这被认为是准备明年业务的先手棋。
共有 44 条记录 上一页　1/2　下一页
如果您有需求或者咨询，您可以
马上拨打销售热线，我们将热忱为您解答
198-513-80866
苏州圣得斯电子科技有限公司
Suzhou Saintdes Electronic Technology Co.,Ltd.
地址：江苏省苏州工业园区新发路1号
Address: NO.1 Xinfa Road, Suzhou Industrial Park, Jiangsu Province
E-mail: jinshengyuan6188@163.com
http://m.yexianni.cn
您还可以
给我们留言，客服人员会立刻联系您
Copyright © 2019 苏州圣得斯电子科技有限公司 All rights reserved 制作维护：海安双赢网络技术有限公司 苏ICP备19049509号
老鸭窝黄色网_精品超碰_久草成人网站_黄色成人网址婷婷五月天_狼人综合干在线_欧美精品久久人妻无码
sss亚洲视频| 国产黄色片AV| AV在线操| 可以直接看的无码av| 一级A片在线观看| 免费特级黄色电影| 日韩电影无码av| 性爱A片在线| 久在线视频一起草| 北京AV导航| 情爱AV91| 伊人久久香港| 日韩成人免费AV| av看片中文| 一区二区三区水蜜桃| 亚洲A级| 日本激情小说| 黄色五月天婷婷| 免费aV三级片| 操逼精品一| 人妻无码A级终合片| 成人午夜剧场欧美A一| 国产片网站| 无码AV超碰| 欧美日韩久久久| 高清无码xxx| 手机A片网站| 黄色成人av在线| 在线观看日本一区| 国产亚洲一| 超碰caop导航| 欧美一级久久抱| 亚洲性片| AV天堂久久久| av一区无码| 高级搜索91看片| 哪里可以看美女黄色电影| 亚州成人A片在线观看| 黄色a片免费网| 国产a片网址| 日韩无码不卡人兽|